

CH.9: Main Memory

إذا الكمبيوتر لا يقدر على الوصول إلى main memory إلا في المرة الأولى، فإنه إذا ثانية تدخل البرنامج بالـ CPU فلزم بذاته على main memory عادةً ثم على العجلات وتنفيذها باستثناء بعض المراحل.

* Background

- Program must be brought into **memory** and placed within a process for it to be run.
- CPU can access **registers & Main Memory** directly.
- Memory unit sees:
 - addresses.
 - Read requests & addresses.
 - data.
 - Write requests.
- Register access in **one CPU cycle or less**.
- Main memory takes **many cycles**, causing a **stall**.

إذا كان CPU يجد صعوبة في الوصول إلى main memory في كل دورة، فإنه يأخذ وقتاً إضافياً، مما يزيد من دورة CPU.
يحدث ذلك بسبب تأخير الوصول إلى main memory في الدورة الثانية ويتسبب في حركة الملاحة.
وهو ينبع من انتظار طول وصول main memory.

- Cache sits between main memory and CPU registers.

* Base and Limit Registers

لتحقيق ذلك، يجب أن يكون المدخلات مكتوبة في RAM كـ address ماداً، يعني هنا العناية بـ base register address، وهذا يعني أن المدخلات لا تخترق الـ limit register.

- A pair of **Base and Limit Registers** define the logical address space.

• **Base Register:** Specifies the smallest legal physical memory address.

• **Limit Register:** Specifies the size of the range.

إذا جدد اللوبيكال آدرس وهو ليس في المدى المحدد (OS)،

سيتم ريجستر هو أول عنوان (أدنى عنوان) يقدر البروس تستعمله أو تكون موجودة فيه.

أما الآليات ريجستر فهو يجدد كل آدرس مسحوباً عنه (المدى - العنوان).

إذا يحصل على آخر العنوان في بروفس حاصلت تحويل آدرس إلى مسح.

* Hardware Address Protection

كيف لا CPU يتأكد؟

يجبه الا درس تأكيد كل المبرمجة يساوي base و إذا لم يعط error ، إذا لم يتحقق كل المجموعات base، limit ، إذا لم يتحقق كل المجموعات limit ، إذا لم يتحقق كل المجموعات limit .

* Address Binding

في أسلحة التحالف الأمريكية ، في أكثر من 1000 مركبة يتم تضييقهم بنفس الوقت ، ما يغير لحظة العنوان أو البروس عذر كل مجوز أصلًا لبروس تأكيد ، بينما تغير قيمه على مدار حياته ، بالعادة هناك 3 أنواع من العنوان صيغة مختلفة وهي:

- ① Source code addresses (Variable names as example).
- ② Compile code addresses (Relocatable addresses) (تحتاج إلى ابصري)
- ③ Linker or loader addresses (Absolute addresses) (لا تحتاج إلى ابصري)

* Binding of Instructions and Data to Memory

Question: What are the different stages in which address binding can occur?

① Compile time : Absolute code can be generated If memory location known a priori.

إذا كان معروف المكان في المemory قبل كل شيء (أثناء عملية الcompilation) يتم حجز الواقع ، طبعاً ، إذا المكان يظل متاح رغم التفاصيل البرنامج كامنة.

② Load time : Relocatable code must be generated If it's not known at compile time.

إذا ما انقرض مكان المemory ، لازم الكومبيوتر يعود ويجد مكانه ، أي نقطة بداية ونهاية ، ثم يلقي بالموسيقى في المكان

③ Execution time : If the process can be moved during its execution from one memory segment to another, then binding must be delayed until run time.

إذا العلامة بناء على المكان الثاني أثناء التنفيذ ، بما في ذلك العنوان (فقط النفذ).

Base & limit registers

* Multi-step Processing of a User Program

الخطوات المتعددة لمعالجة برنامج المستخدم

* Logical vs. Physical Address Space

المجال اللوجي والمجال البدني

Question: What are the logical memory address and the physical memory address?

- (Virtual Address) Logical Address: Addresses generated by the CPU
- Physical Address: Addresses seen by the memory unit.
- Same at: compile time and load time.
- different at: execution time

- Logical address space: The set of all logical addresses generated by a program.
- Physical address space: The set of all physical addresses generated by a program.

* Memory-Management Unit (MMU)

Question: What is the MMU?

It's a hardware device that maps the logical address to physical address at run time.

- We consider a simple scheme where we have the value in the relocation register (The starting address of the process). Then we add the value of this address to every address generated by the CPU.
- To get the logical address we will add the logical address with the relocation address value and then the final value will be the physical address in the main memory.

الفكرة هي أن يكون لها قاعدة الواجهة الأولى، ثم يضاف إليها العنوان المطلوب

- Base register here called relocation register.

- User programs deals with logical addresses only.

* Dynamic relocation using a relocation register

- الرويسي هو مجموعة أو كود معينة لتنفيذ تحمل بريطة (بعد النازل إلى ويتم بعد تأثيره في الذاكرة بوقت تقادم حيل الذاكرة يتم تأثيره إذا تم تأثيره بالغاية)
- إذا تم إيداع العنوان المكان أدى ما يلي ملخصه بالغاية
- إذا تم إيداع عنوان مفروم مابعد تحمله بالغاية.
- لا يكتفى بتأخير النازل النازل وهو به اقتات باعتبار التزوير بالآيات.

* Dynamic Linking

- static linking: system libraries and program code combined by linking the loader into the binary program image.
- Dynamic linking: linking postponed until execution time.
 - الآن نكفي بغيره المبرمجون من اختيارهم
 - ليس موجود به بال برنامج.
 - ما يندر نكفي المكتبات فيه ما يكتبه صرطاته مع البرنامج نفسه ويتغير كلها بوقت تنفيذ البرنامج.
- Stub: small piece of code used to locate the appropriate memory-resident library routine.
 - وظيفة stub (الستاب) وهي بقدر ذاتي هي المكتبات التي
 - هي التي تتواجد مع (LD) عند تشغيلها هي المكتبات.
 - ال Stub يتبع حالياً مع غيره الروتين بتنفيذ الرويسي ، (LD) بذلك إذا
 - الرويسي بالرسالة معمولى أدى ، وإذا ما كان موجود بغيره.

- Dynamic linking is useful for libraries \Rightarrow Also known as shared libraries.

* Swapping

- swapping: process swapped out temporarily to backing a backing store, and then brought back into memory for continued execution

الـ swap له مفهومين swap file (فайл سوپ) و swap memory (ذاكرة سوپ) حيث يجري نقل الملفات من الـ swap file إلى الـ swap memory.

Backing store: Fast disk large enough to accommodate copies of all memory images for all users

عارة ابلاكنج سوورچنجز المدورة بعد يوم قبل نظام الفتح
 متاح لهم كل مساحة البرامج التي ليس لها ملحوظة ويتم توزيعها كمروبيات
 طبعاً يكون في ready لائى البرمجيات الموجودة على ابلاكنج سير.
 بالطاعة ما يفتح تفاصيل بحسب اهميتها على نظام الفتح
 وبختير تفاصيل البرامج التي هي اهم

* Context Switch Time including Swapping

. context switch time can be very high.

Ex 100 MB process swapping with transfer rate of 50 MB/sec.

$$\text{swap out time} = 2000 \text{ ms} = \text{swap in time}$$

$$\Rightarrow \text{Total context switch} = \text{swap in} + \text{swap out}$$

$$= 4000 \text{ ms} = \underline{\underline{4 \text{ sec}}} !$$

. It can be reduced by size of memory swapped

. request_memory() { System

. release_memory() } Calls

في كالتالول للـ swapping

. Standard swapping not used in modern OS.

* Swapping on Mobile Systems

بالعادة المحمول لا يدعم swapping لأن مساحة الفلاش محدودة

بعض عمليات القراءة تعلم اشارات الذاكرة لزي حفظ المعلومات الدينية

والذاكرة رجع فيما لا يفتأت مساحة الذاكرة لذا لا يكتف وعدها بالذرايف الـ

ـ 81

. paging Android و iOS

* Contiguous Allocation

الميموري متبر حلك المـ OS يعني انه لا يحدد المـ OS من المـ

يتم توزيعها بكل مقال

. Main Memory → User processes (In high memory)

كل جزء من المـ يحتوي على جزء من المـ

Resident OS (In low memory)

- Relocation registers used to protect user processes from each other, and from changing OS code and data.
- Base register \Rightarrow Value of smallest physical address
- Limit register \Rightarrow range of logical addresses (must be less than the limit register)
- Memory-Management Unit maps logical addresses dynamically.

* Multiple-partition allocation

- Degree of multiprogramming limited by number of partitions
- Variable-partition sizes for efficiency.
- Hole: Block of available memory
- Operating System maintains information about:
 - Allocated partitions.
 - Free partitions.

* Dynamic Storage-Allocation Problem

الذى ينشأ عن تجزيء الميموري الى مكعبات متعددة الحجم

Question: How to solve the problem of dynamic storage allocation?

* First-fit
 → Allocate the first hole that is big enough.

* Best-fit
 Allocate the smallest hole that is big enough.

→ must search entire list.

* Worst-fit
 Allocate the largest hole

→ must search entire list.

* Fragmentation: (أثر) when need big large.

Question: What are types of fragmentation?


⇒ External Fragmentation: total memory space exists to satisfy a request, but is not contiguous.

⇒ Internal Fragmentation: Allocated memory may be slightly larger than requested memory resulted in a size difference that is memory internal to a partition but is not used.

Question: How to reduce external fragmentation?

By Compaction: shuffle memory contents to place all free memory together in one large block.

(possible if only relocation is dynamic & done in execution time.)



* Segmentation (نحوة)

Memory-management scheme that supports user view of memory.

It splits up the program into segments no note لفظي يعنى
الذى يعطى كل مبرمج قدرة على إدارته.

* Segmentation Architecture (نحوة المعمارية)

logical address consists of two tuple: <segment-number, offset>.

segment table: maps two-dimensional physical addresses; each

table entry has: ① base: starting physical address where the

segments reside in memory!

② limit: specifies the length of the segment to handle.

- Segment-table base register (STBR) : points to the segment table's location in memory. (جداول المجلدات في الذاكرة)
 - Segment-table length register (STLR) : indicates number of segments used by a program. (يوضح عدد المجلدات المستخدمة في البرنامج)
- ~~and the logical address will be given in the form of segment base + offset~~
- ~~for example if you want to access memory at address 1000, then the logical address will be 1000 + 0000000000000000~~
- * Paging

- Physical address space of a process can be noncontiguous; process is allocated physical memory whenever the latter is available.
- Frames: fixed-sized blocks caused by division physical memory (Size is power of 2, between 512 bytes and 16 MBs)
- Pages: Blocks of same size caused by division logical memory.

- To run a program of size N pages, need to find N free frames and load programs.
- Page Table: to translate logical to physical addresses.


* Address Translation Scheme

Address generated by CPU is divided into: Page number (P)


Page offset (d)

- Page number: used as an index into page table a page table which contains base address of each page in physical memory.
- base address = 2^m page size = 2^n
- Diagram:
- | | |
|-------------|---|
| P | d |
| $m \cdot n$ | n |
- Page offset: combined with base address to define the physical memory address that is sent to the memory unit.

* Paging Hardware



address translation and address mapping



2 100

logical address

1 100

physical address

* Paging Example

. Page size = 4 byte $\leftarrow P=0$


= frame size

. memory size = 32 byte $\rightarrow P=1$

= 8 pages

. page = $\frac{\text{logical address}}{4} \quad P=2$

. offset = $\text{logical \% 4} \quad P=3$



Ex Page size = 2048 bytes
 process size = 72766 bytes
 calculate the internal fragmentation.

$$\frac{\text{Process size}}{\text{Page size}} = \frac{72766}{2048} = 35 \text{ pages} + 1086 \text{ bytes}$$

$$= (35, 5302734 - 35) * 2048$$

$$= 1086 \text{ bytes}$$

- Worst case fragmentation: ~~frame size~~ frame size - 1 byte
 - on average fragmentation: $\frac{1}{2}$ frame size
- فی أسوأ الحالات بس بايت واحد في

* free frames

فازم البعض تبل يجيء بغيره مثلاً نعرف (frames) الفا فراغ والشغوف

* Implementation of page table

Page table is kept in main memory.

⇒ Page-table base register (PTBR) : points to the page table

⇒ Page-table limit register (PTLR) : indicates size of the page table

بيان الفرزج (Paging) بمعنى دعوه للذاكرة (واحدة) اسجويل واحد

عندها ثمانين المائة أو 81 ستركتور، يعني أول مرة درج بحسب العرض عن بعض

بعد كل جمعة يحول المائة إلى موقعة فيه

بعد ما يجيء اسجويل للعين معموري والمجهود يكلف عمر من اسجيلز، تم إيجاد

. Translation look-aside associative buffer + memory

. The two memory access problems can be solved by the use of a special fast-lookup hardware cache called

associative memory or translation look-aside buffers (TLBs).

فأرجوكم في يوم ياخذوا جوزهم البعض تبل يجيء بغيره مثلاً نعرف (TLBs)

فإذا طلبت ما ينطبق مع بعض تبل اسجويل ونوب الفزم ونوبنا

* Translation Look-aside Buffer

TLB: a CPU cache that memory management hardware uses to improve virtual addresses (speed) \rightarrow translation

- Typically small: 64-1024 entries
- Some TLBs store address-space identifiers (ASIDs) in each TLB entry - uniquely identifies each process to provide address-space protection for that process.
- ~~TLB جزوی یعنی تLB دلیل اینکه ممکن نباشد~~
• TLB is associative-searched in parallel.

* Effective Access Time

Hit ratio: percentage of times that a page number is found in the TLB.
 $\text{Hit Ratio} = \frac{\text{Number of hits}}{\text{Total number of accesses}} \times 100$ (Hit ratio) $\approx 80\%$

ex Hit ratio = 80%

time to find in TLB = 10 ns

time to access memory = 20 ns

$$\begin{aligned} EAT &= (\alpha * \text{time to find in TLB}) + ((1-\alpha) * \text{time to access memory}) \\ &= (0.8 \times 10) + (0.2 \times 20) = 12 \text{ ns} \end{aligned}$$

* Memory Protection

- Implemented by associating protection bits with each frame to indicate if read-only or read-write access is allowed.


- Valid-Invalid bit attached to each entry in the page table.

(جائز)

غير جائز

Valid-Invalid bit is set to 1 when valid

Valid-Invalid bit is set to 0 when invalid



» Shared Pages


⇒ Shared code

يُذكر في مذكرة القراة نقل يتم ملأ كتابته بـ (ابرمسن) وصيغة التوابل
بـ (ابرمسن) بـ (جهاز) (إذا كان مجموع (كتابية عليها)).

⇒ private code and data

كل برق من مدنها سنته خاصة منها ملوكه وسمياته

* Structure of the page table



هي معا طرق أو تسلالات معينة تساعد في تحويل الطاقة الحركية إلى طاقة كهربائية، وما يملك


- Hierarchical Paging
 - Hashed Page Tables
 - Inverted Page Tables

* Hierarchical Page Tables

- Break up the logical address space into multiple page tables.
 - A simple technique \rightarrow two-level page table.
 - Then page the page table.

* Two-level Paging example

20-bit page number + 12-bit page offset



* 64-bit Logical Address space

4KB (2^{10}) بحجم الذاكرة الكبير، إذا كان مساحة الذاكرة كبيرة، فإنها تستخدم التجزئة (two-level Paging) لتحسين الأداء.

$2^{10} \times 4KB = 1$ inner page entries

P ₁	P ₂	...
----------------	----------------	-----

$$K = 2^{10}$$

$$M = 2^{20}$$

$$G = 2^{30}$$

ويجب أن يكون هناك 42 بت في العنوان لـ P₁، 10 بت في P₂، و 12 بت في المدخلات.

* Hashed Page Tables

- Common in address spaces > 32 bits
- The virtual page number is hashed into a page table, this page table contains a chain of elements hashing to the same location.
مثلاً إذا تم تجزئة الذاكرة إلى 1GB، فسيتم تجزئتها إلى 1024 مصفوفة، كل مصفوفة تحتوي على 1024 عنوان.
- Each element contains:
 - The virtual page number
 - The value of the mapped page frame
 - Pointer to the next element

* Inverted Page Table

في المثلث، يتم إدخال رقم الفيبر، ونحوه يحصل رقم المصفوفة، ولكن هنا يتم إدخال رقم المصفوفة، وهذا يعني أن المصفوفة لها طول ثابت، مما يسهل إدخال رقم المصفوفة.