

CH.9: Main Memory

عندما الكمبيوتر ما عنده main memory هو ما يقدر يشغل البرامج، لأنه إذا ما شغل البرنامج بالـ CPU لازم يجيبه بالأول على الـ main memory عشانه يتم عمل العمليات وتنفيذها بالسي بي برمجية.

* Background

السي بي يقدر توصل بين الـ registers و الـ main memory

- Program must be brought into **memory** and placed within a process for it to be run.
- CPU can access **registers & Main Memory** directly.
- Memory unit sees:
 - ① addresses.
 - ② Read requests & addresses.
 - ③ data.
 - ④ Write requests.

• Register access in **one CPU cycle or less**

• Main memory takes **many cycles** causing a stall.

عندما الـ CPU به داتا من الـ memory فلو صرحت في cycle واحدة، أما إذا به يوصل للميم فيكون في cycle أكثر من cycle فالتالي فيضيع وقت وتسبب في كلة.
عندما الـ Stall معناها أنه في الحالة التي البروسس يضيع فيها وقت طويل وهو يتوقف في الداتا التي به يجيبها من الـ memory.

عشان طرية المشكلة تحل حلوا الـ Cache بين الـ memory و الـ CPU.

• **Cache sits between main memory and CPU registers.**

* Base and Limit Registers

عشان في وحدة البرامج في الـ RAM مكانة ماد الأشياء بسبب انه البرامج أو العمليات ممكنة تقدر للكمبيوترين وأصنافها ماد الأشياء، يعني بنا العلية بما تقدر توصل للـ addresses تأتونها بس وطول العنصرية ما تخسرها، فالتالي لازم يكونه فيها شيء معلومة فيه.

• A pair of **Base and Limit Registers** define the logical address space.

⇒ **Base Register**: Specifies the smallest legal physical memory address.

⇒ **Limit Register**: Specifies the size of the range.

أي مجزء اللوجيكال آدرس هو البيس والليت رجسترز (اللي يتم تحاليلهم بطريقة الـ OS)،

البيس رجستر هو أول عنوان (أو أوفر) بقدر البروسس تحله أو تكون موجودة فيه،

أما الليت رجستر هو مجزء كم آدرس مسموحها توصل (النهاية - البداية).

السي بي يو فضل يتأكد انه في البروسس حادلت توصل آدرس بر سر ثانية.

* Hardware Address Protection

كيف ار CPU بتأكد ؟
من يجب الأدرس بتأكد هل هو أكبر من ياوي base ؟ إذا لا
يعطي error ، إذا آه يكون دل هو الأصغر - مجموع ار base وال limit ،
إذا لا يعطي error ، إذا آه تليه يوت على اعصوي .

* Address Binding

في أنظمة التشغيل الحديثة ، في أكثر من مرة يتم تنفيذهم بنفس الوقت ،
شأن ما يمين لنطقة بالعنوية أو البروسس تحدد هل يجوز أن يولد البروسس
ثانية ، بلزنا شيء بنظم ويبس في العنوية إلى العمليات لما يتم توليد
بالعانة من ٣ أنواع من العنوية حسب فترة حياة العملية ، وهي :

- ① Source code addresses (Variable names as example).
- ② Compile code addresses (Relocatable addresses) (تجده على أدرا ابدأ)
- ③ Linker or loader addresses (Absolute addresses) (تجده على الأدرس بالزبط)

* Binding of Instructions and Data to Memory

Question : What are the different stages in which address binding can occur ?

- ① Compile time : Absolute code can be generated If memory location known a priori.

إذا كان معروف المكان في المعوي قبل كشي (أثناء عملية الكومبايلنغ) يتم حجز الموقع ،
طبعاً إذا المكان بطل محتاج لازم نعمل compile للبرنامج كانه مرة .

- ② Load time : Relocatable code must be generated If it's not known at compile time.

إذا ما اعرف مكانه البروسس في المعوي ، لازم الكومبايلر يعمل Relocatable كود ويوطه
بالمعوي عند أي نقطة بدارية وينقدر يخلطه مع طريقه الأستعانة بأي نقطة .

- ③ Execution time : If the process can be moved during its execution from one memory segment to another, then binding must be delayed until run time.

إذا العملية بنقدر نقلها من مكانه الثاني أثناء عملية التنفيذ ، بتأخر حجز العنوية لوقت التنفيذ .
أخر نوع لازم يكون موجود أشياء زي Base & limit register

* Multistep Processing of a User Program

في عدة خطوات تلتوا عليها حيث وقت أرمها (أيومي القوي)

* Logical vs. Physical Address Space

تم ابتكار مفهوم Logical address space ليتم استخدام الذاكرة بشكل فعال.

Question: What are the logical memory address and the physical memory address?

(Virtual Address) → Logical Address: Addresses generated by the CPU
→ Physical Address: Addresses seen by the memory unit.
→ Same at: compile time and load time.
→ different at: execution time

- Logical address space: The set of all logical addresses generated by a program.
- Physical address space: The set of all physical addresses generated by a program.

* Memory-Management Unit (MMU)

Question: What is the MMU?

It's a hardware device that maps the logical address to physical address at run time.

- We consider a simple scheme where we have the value in the relocation register (The starting address of the process) then we add the value of this address to every address generated by the CPU.

To get the logical address we will add the logical address with the relocation address value and then the final value will be the physical address in the main memory.

الفكرة بسيطة إنه يكون لنا ريجستر بنوع قيمته لقيمة الوبيكال أدريس
نطلع لها قيمة الفيزيكال أدريس

- Base register here called relocation register.
- User programs deals with logical addresses only.

* Dynamic relocation using a relocation register

- الروية هو مجموعة أكواد معينة لتنفيذ شفرة بيطة (بدا المثال الروية هو لأنه يتم إيجاد البين كمال أدرس)
- هذا الروية يوفر استخدام جيد للذاكرة حيث يتم استخدامه إلا إذا تم استعادته بالإضافة إلى أنه إذا صار غير مستخدم ~~في~~ ما يتم تحله بالبرية.
- ما يكون في حاجة لتصل النظام هو بس أوقات بساعة مظهره انزوية بالكتابة.

* Dynamic Linking

. Static linking: system libraries and program code combined by the loader into the binary program image.

. Dynamic linking: linking postponed until execution time.

الستك لنكنغ بصرفه اللابريز جزمه ابابري كود و ما يكون في داي ننايريم
لا يتم موجوديه بالبرياج.

اللايكنغ لنكنغ الكتابة فيه ما يكونه مربوطه مع البرياج نفسه ويتم ربطها بس وقت تنفيذ البرياج.

. Stub: small piece of code used to locate the appropriate memory-resident library routine.

وظيفة الstub اننا تلاقى فيه بقدر تلاقى هاي الكتابة يعني يكونه عندها معلومات عنها أو بتواصل مع الOS ونا يقب هاي الكتابة.

الstub بتدل حالها مع عنوان الروية بعينه بتفقه الروية، الOS بتأكله إذا الروية بالبريس ميموري أدرس وإذا ما كان موجود فينفه.

. Dynamic linking is useful for libraries => Also known as shared libraries.

* Swapping

Swapping: process swapped out temporarily to backing a backing store, and then brought back into memory for continued execution

إذا صار في نص بالامة فمياا تم عل swap ويتم نقل البريس لالbacking
نتم فله شوية ساعة زياة لأي سبب بعينه يرجع يرجع هاي البريس.

Backing store: Fast disk large enough to accommodate copies of all memory images for all users

١٠ عادةً البانكغ سوف هو جزء من الذاكرة ويراك يتم استخدامه قبل نظام التشغيل
 عاش به يتم تحميل بعض البرامج عليه من الذاكرة فيجوزي ويتم استخدامه كـ *cache* في
 طبعاً يكون في *ready* لأي البروز من الوجود على البانكغ سوف
 بالطاعة ما يتم استخدام *swapping* كأننا يكونه عبء إضافي على نظام التشغيل
 يتجلى تنفيذ البرامج على النظام

* Context Switch Time including Swapping

• context switch Time can be very high.

ex 100 MB process swapping with transfer rate of 50 MB/sec.

swap out time = 2000 ms = swap in time

$\Rightarrow$ Total context switch = swap in + swap out

$$= 4000 \text{ ms} = \underline{\underline{4 \text{ sec}}}$$

- It can be reduced by size of memory swapped

- request_memory()
- release_memory()

} system calls

⇒ في كل ما يتعلق بالswapping نرى مشاكل كل الـ I/O Devices مما يندرج عليه على الجهاز.

- standard swapping not used in modern OSs.

* Swapping on Mobile Systems

← بالعادة swapping من مدعوم للأجهزة الخلفية لأنه صامع الفلاش مخوي
صغيرة و محدودة.

تتبع عمليات الشغلة لكل مشكلة ثم اسم النكرة في حذف معلومات ال Read-only

من الذاكورة راجع فكلما من الفلاسفة يعيدون وانا انتم اعلمون، عزيز حاصل اننا انما انما انما
من الاعمال.

• paging لا يوجد في Android و iOS ←

* Contiguous Allocation

الميه ميوري متبى حكر لاس، عناه هيك، الة عد محدود مة الیورن مكرنم
نقم استنادا شكل مقال

- Main Memory
 - User processes (In high memory)
 - Resident OS (In low memory)

• Relocation registers used to protect user processes from each other, and from changing OS code and data.

• Base register $\Rightarrow$ Value of smallest physical address

• Limit register $\Rightarrow$ range of logical addresses must be less than the limit register)

• Memory-Management Unit maps logical addresses dynamically.

* Multiple-partition allocation

• Degree of multiprogramming limited by number of partitions

• Variable-partition sizes for efficiency.

• Hole : Block of available memory

• Operating system maintains information about:

1) Allocated partitions.

2) Free partitions.

* Dynamic Storage-Allocation Problem

• Question: How to solve the problem of dynamic storage allocation?

* First-fit

Allocate the first hole that is big enough.

* Best-fit

Allocate the smallest hole that is big enough.

$\Rightarrow$ must search entire list.

* Worst-fit

Allocate the largest hole

$\rightarrow$ must search entire list.

* Fragmentation during: (3072) release and del-tagging

Question: What are types of fragmentation?

⇒ External Fragmentation: total memory space exists to satisfy a request, but is not contiguous.


⇒ Internal Fragmentation: Allocated memory may be slightly

* $\text{size} \neq \text{requested memory}$ larger than requested memory
 resulted in a size difference
 that is memory internal to a partition
 but is not used.

Question: How to reduce external fragmentation?

By **Compaction**: Shuffle memory contents to place all free memory together in one large block.

↳ possible if only relocation is dynamic & done in execution time.



* Segmentation (مشد مطلوب با کید)

- Memory-management scheme that supports user view of memory.

← ليس ابنناج مكون من segments (قطع) وسمح بتحويل ابنناج من جزء إلى أجزاء عكس، فمثلا في مناطق غير متجاورة من الذاكرة.

* Segmentation Architecture (multiglobus)

• logical address consists of two tuple: $\langle \text{segment-number, offset} \rangle$.

- segment table: maps two-dimensional physical addresses; each table entry has: @base: starting physical address where the segments reside in memory.

② limit: specifies the length of the segment.

- **Segment-table base register (STBR)**: points to the segment table's location in memory. (يُشير إلى موقع الجدول الخاص بالقطع في الذاكرة)
 - **segment-table length register (SLR)**: indicates number of segments used by a program. (يُشير إلى عدد الأجزاء المستخدمة في البرنامج)
- ← طبعاً كل القطع مخصصة للأجزاء التي من صحتها يتوكل على طوره ووجه بآلات تتحقق.

* Paging


- الفكرة في paging أنه يمكن أن يكون الذاكرة غير متصلة مع بعضها البعض.
- Physical address space of a process can be noncontiguous; process is allocated physical memory whenever the latter is available. (الذاكرة الفعلية لبرنامج يمكن أن تكون غير متصلة؛ يتم تخصيص الذاكرة الفعلية للبرنامج كلما كانت متاحة.)
- **Frames**: fixed-sized blocks caused by division physical memory. (Size is power of 2, between 512 bytes and 16 Mbytes)
- **Pages**: Blocks of same size caused by division logical memory.
- لا فرق بين الـ frames والـ pages.
- To run a program of size N pages, need to find N free frames and load program.
- **Page table**: to translate logical to physical addresses.
- Pages (Buckling state) تكون متفرقة.
- Still have internal fragmentation

* Address Translation Scheme

Address generated by CPU is divided into: **Page number (P)**

Page offset (d)

Page number is used as an index into page table which contains base address of each page in physical memory.





$$\text{space} = 2^m$$

$$\text{page size} = 2^n$$

Page offset: Combined with base address to define the physical memory address that is sent to the memory unit.

* Paging Hardware




* Paging Example

• Page size = 4 byte
= frame size

• memory size = 32 byte
= 8 pages

• Page = $\frac{\text{logical address}}{4}$

• offset = $\text{logical} \% 4$



ex Page size = 2048 bytes
 process size = 72766 bytes
 calculate the internal fragmentation.

$$\frac{\text{Process size}}{\text{Page size}} = 35 \text{ pages} + 1086 \text{ bytes}$$

$$\rightarrow \frac{72766}{2048} = (35,5302734 - 35) \times 2048$$

$$= 1086 \text{ bytes}$$

• Worst case fragmentation: ~~1 byte~~ frame size - 1 byte

• on average fragmentation: $\frac{1}{2}$ frame size

في أسوأ الحالات تكون هناك بقايا واحدة في كل Page

* free frames

لأن البقية تبقى بعد اختيارنا بعض الframes الفاضلة والمفيدة

* Implementation of page table

• Page table is kept in main memory.

⇒ Page-table base register (PTBR): points to the page table

⇒ Page-table limit register (PTLR): indicates size of the page table

⇒ بهاد الفودج (Paging) بلزنا دهرليه للذاكرة (واحد عبارة ابيج تيل واحد عبارة فيب الذاكرة الاستقرائية)، يعني أول مرة بروج يجب العريم غير بعينه بعد ما يبيج بروج عبارة فيف الذاكرة من ثمة فيه.

⇒ بدل ما بروج أكثر مرة للبيج فيف الذاكرة، والكويفي يكلف عديمه السائلز، تم ايجاد

الترجمة look-aside associative memory buffer

• The two memory access problem can be solved by the use of a special fast-lookup hardware cache called

associative memory or translation look-aside buffers (TLBs).

⇒ فكرهم انهم بيافدا جوده ابيج تيل بكونهم منم، ولما بروج في حاجة لطول بروج عليهم، اذا مالقيناها بنظر بروج ابيج تيل انستين وبيج العريم وهكذا

* Translation Look-aside Buffer

TLB: a CPU cache that memory management hardware uses to improve virtual addresses speed translation

- Typically small: 64-1024 entries
- Some TLBs store address-space identifiers (ASIDs)
In each TLB entry - uniquely identifies each process to provide address-space protection for that process.

miss في TLB لا يتم الوصول الى الذاكرة الرئيسية

- TLB is associative - searched in parallel. في عدة أماكن

* Effective Access Time

- Hit ratio: percentage of times that a page number is found in the TLB.

مثال: Hit ratio = 80%
الوقت للوصول الى الذاكرة الرئيسية = 20 ns
الوقت للعثور في الذاكرة = 10 ns

$$\text{Hit ratio} = 80\% \Rightarrow (0.8) \times 10 + (0.2) \times 20 = 12 \text{ ns}$$

ex Hit ratio = 80%

time to find in TLB = 10 ns

time to access memory = 20 ns

$$\begin{aligned} \text{EAT} &= (\alpha * \text{time to find in TLB}) + ((1-\alpha) * \text{time to access memory}) \\ &= (0.8 \times 10) + (0.2 \times 20) = 12 \text{ ns} \end{aligned}$$

* Memory Protection

- Implemented by associating protection bit with each frame to indicate if read-only or read-write access is allowed.
- Valid-Invalid bit attached to each entry in the page table.

(Valid bit)
Invalid bit

* Shared Pages

⇒ shared code


يتم في الصفحة للقراءة فقط يتم مشاركتها بين البروسيسز و هي مفيدة للتواصل بين البروسيسز بينهم بعضنا (إذا كان جميع الكتابة عليها).

⇒ private code and data

كل بروسيس عندها نسخة خاصة منها من الكود والبيانات.

* Structure of the page table

⇒ إذا برنا نستخدم الطريقة العادية أي ذكرنا ما هي كونه جميع البتات كثير كثير
يعني لو شكلنا 32 بت لو شكلنا أدرس جيس و جميع كذا بيج و كيلو بايت
منح مضاعف تقريباً $\frac{2^{32}}{2^{12}} = 2^{20}$ مليون 2^{12} البتات



⇒ هنا طرحة أو تقسيمات معينة مثل ترتيب البتات بطريقة معينة، ما جاكف

- Hierarchical Paging
- Hashed Page Tables
- Inverted Page Tables


* Hierarchical Page Tables

- Break up the logical address space into multiple page tables.
- A simple technique → two-level page table.
- Then page the page table.

⇒ بقسم البتات في أجزاء و طري الأجزاء بنعملها و نوزج بتات خاص فيها

* Two-level Paging Example

20-bit page number + 12-bit page offset



⇒ Known as forward-mapped page table

* 64-bit logical Address space


$$K = 2^{10}$$

$$M = 2^{20}$$

$$G = 2^{30}$$

برضو طريقة two-level Paging منه مقالة كثير، إذا كان حجم الـ page (البيج) 4KB

$$2^{10} \times 4KB = \text{inner page entries} \leftarrow$$



عنا فيه بنية الـ address شوي بنضيف كذا levels من الـ page table بي
مع تغيير نسبة الـ address للمعموري عالية كذا ما زاد عدد الـ levels

* Hashed Page Tables

• Common in address spaces > 32 bits

• The virtual page number is hashed into a page table, this page table contains a chain of elements hashing to the same location.

• Each element contains: ① The virtual page number

② The value of the mapped page frame

③ Pointer to the next element

عنا نقدر في شي معينة بنشوف بالـ address كذا إذا لقاها بوضو رقم العنصر

* Inverted Page Table

بدلنا خط رقم الـ page بنخط رقم العنصر، ووجوا بنخط رقم الـ page، يكون هيك شكل
مأخوذا للتخزين في الذاكرة، بس إذا بنشوف رقم الـ page مع نخدم وقت طول
في العنصر.

عنا نخدم الـ address بي