

- * كل ما كانت cache أقرب لـ CPU يتكونه أسرع.
- * الـ cache والـ main memory يتغير Volatile وهو لا يفقد المعلومات عند قطعي الطاقة، مثلي NOM-volatile (فلاش / هارد ديسك ...).

Networks:

Local area network (LAN) : Ethernet

Wide area network (WAN) : Internet wireless network / WiFi / Bluetooth

- * في الجيل الأول من الحاسوب كانت يستخدم Vacuum Tubes بدل الترانزستور. وكانت بحجم كبير، تترقى تقنيته من 1945 ← 1952 إلى John von Neuman.

* Fundamental design approach was the Stored program concept.

- * في الجيل الثاني تم استخدام الترانزستور، وكانت أرخص وأصغر وأقل استهلاك للطاقة من Vacuum. 1946. وأصبح يقوم بعمليات أكثر تعقيداً ويستخدم High-level-lang، وأصبح يقوم بتحميل برامج ونقل معلومات.

- * في الجيل الثالث تم استخدام Integrated Circuit (IC) وهو يتكون من عدة ترانزستورات، كل واحد أول ما صنعته كانت عدد الترانزستور فيه قليل، بحدوده 100، ثم ازداد العدد بمرور الوقت.

Moore's law: هو أنه عدد الترانزستورات في الرقاقة الواحدة يتضاعف كل سنتين.

لما امكننا CPU الفرق فيها انها تكونه CPU وحدة يعني I Core .
لما processors او Microprocessors يعني أكثر من CPU MultyCore

يوجد نوعان من انواع ال processors ال ~~intel x86~~ ARM و ~~CISC~~ RISC

~~intel x86~~ ← يستخدم (CISC) Complex instruction set computer
يعني يحاولوا يحلوا التعقيد في السارد وير ك يعني يخلوا كل العمليات المعقدة
وليس فقط البسيطة تعمل فيها ك يعني بتكونه جميع العمليات فيها كبير
وبالتالي برهبتها حل .
التي تقوم

ARM ← يستخدم (RISC) Reduced instruction set computer
يعني عدد العمليات الي يقوم فيها قليل وتقتصر على العمليات البسيطة
يعني يحاولوا يبسطوا السارد وير أقصى ما يمكنه ويعتقدوا عالسوفت وير .

microcontroller هي قطعة يكونه موجود فيها CPU / I/O / memory
ولكنه بالحجم بسيط (تقوم بالتحكم بالأجهزة) .

Embedded Systems هي الأجهزة التي تحتاج للتحكم وتستخدم
microcontroller فيها ك مثل الغسالة / مايكرويف / حواسيات .

The Internet of Things (IOT) هو أنو يعني تشبك الأجهزة عالنت
وقصير عنوانها هو الأجهزة عن بعد ك سواء تحكم أو مشاهد .

CH30


* أي مشكلات برمجية يمكن حلها بالبرمجة؟
 * أمثلة لمجموعة Software أو Hardware.

* الكمبيوتر يمكنه العمل على أي شيء يمكنه عمله، ولكن لا يمكنه العمل على أي شيء لا يمكنه عمله.
 * وأقلية من رواد الكمبيوتر لديهم Hardware في Control unit يتنقل رواد الكمبيوتر إلى الطلب من برنامج مكتوب، ما يربط Software.

Figure 3.1


Software: A sequence of codes or instructions.

• Part of the hardware interprets each instruction and generates control signals.



* طبعاً كل CPU يختلف عن الثاني إلى Instruction في
 * مجموعة داخل ال CPU ← Instruction وهو مزيج لل Instruction
 * Interpreter يترجم ال Assembler

مفتاح الذاكرة الى بنشغل عليها بتكون بالعمودي.




كيف ال CPU بتخزن ال Memory ؟

Memory

ال ~~Memory~~ بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30}

ال CPU بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30}



ال address بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30}

ال 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30}

ال 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30} ال ~~Memory~~ بتكون مقسمة لحد 2^{30}

• **توضيح** في الجزء الثاني من الامتحان مع اقل الاداة من ال CPU

4. جميع الـ CPUs تدعم معالجات في الـ registers و سجلات الـ instructions

وہاں

۳

جس کے مکمل ہیں

کے جو ہیں اس کی

بڑی کا مکمل ہے۔

CRU كثر رجوع فيها
Memory address register ← Buses ال
(MAR) addresses

(MRR) Memory buffer register ← bus data

لا يتغير Input/output address في الذاكرة المختلفة وكل
Outputs في الذاكرة مختلفة address في الذاكرة المختلفة.

I/O address register (I/O AR) / I/O buffer register (I/O BR) : position

• $\sim 10^{-2} \text{ (I/O AR)}^*$

• CPU و I/O في الذاكرة $\rightarrow$ مشتركة (I/O BR) *

PC: Program Counter.

IR: Instruction register.

PC register $\leftarrow$ CPU


IR

الـ CPU يملئ بـ PC بالـ Instruction بالترتيب من الأول للأخير والـ PC يتغير ويملأ

الـ PC هي الـ pointer التي بتأشير عرق الـ Instruction التي بدو تنفيذ.

أول ما بتلحق بـ PC بتأشير عرق أول Instruction بدو تنفيذ و بـ PC بتزيد

الحال الـ PC تأشير عرق Instruction التالي بـ ما يلي



كل الخطوات التي بدو تنفيذ Instruction واحد و بـ ما يلي

لو بدنا نختصر حال الـ Cycle بتختصر ما بتبقى بينه وبين الـ Instruction

Fetch Instruction بتزيد الـ Instruction


إذا الرسمة تعتبر loop حتى آخر تنفيذ

IR

processor بعد fetch instruction register في "وقت" في اختياره مؤقتا في processor register داخل ال register.

Action Categories (CPU) (يعني Instruction) شوي يتطلبه

- Processor-memory: يتنقل الدخل من ال processor ال memory.
- Processor-I/O: يتنقل الدخل من ال processor ال I/O.
- Control: يتحدد التسلسل في ال execution لل instruction. زي if loop.
- Data processing: تتوفر operation logic ال Data.



ال opcode = 4 bit = 16 على حسابية او اقل.

منه 24 bit = 15 لها بتحدد الجيوري ادرس كليب ليس مافي ال opcode و performance

لها ال الة مافيه ال register واحد (ACC) معناها مابلزمني ال

لها كيف بتستغلها؟ لو كان موفود بتقلو ال ACC

دانيا "السوي الاول يكون موجود ال ACC والسوي الثاني يكون عنوان في ال Address" يعني لو بي ابعده رقمه او اي عملية اخرى كيبغي الرقم الاول

ACC والرقم الثاني مته Address وبتخزن النتيجة ال ACC لاكو مافي register غيرها

0001 = Load AC from Memory
 0010 = Store AC to Memory
 0101 = Add to AC from Memory

10 دورة

المرور 10، وفيها رسالة Instruction Cycle، ونفعل اليها بعد دافل

exec و final

كل Step عبارة عن Store، وعملية نقل state no Store يعني Clock cycle

المرور

عند خروضا عند ي ال CPU شغالى ييشي مالمينه، و دقل عندى
 Input عال CPU، كيف ال CPU بدو يعرف انو اها Input؟

الفي Controller + Interrupt بخونه دافل ال CPU، بخلي ال CPU تاكل ال
 Instruction الي جتخل فية وبعدينه تروج خروج ال Input الي دقل، بعدينه
 تخرج ال CPU بتكمل منه عند Instruction الي وقت عندو.

المشاكل بس الجهاز ويدر الي بيحل انتريت ممكنة السوفتوير كانه لانغرضه عندى برنامج
 ساقولوا اذا بقى على صغر، فطعلينا الكسبيته و بوقفة البرناميج مثلا (هاد انتريت اها
 ويطعلينا الكسبيته و يحل البرناميج (هاد بروضو انتريت) هانا بحدد ال انتريت و يعطى
 Interrupt Service Routine (ISR) و Interrupt Service Routine


يقدر تحل Timer مع ال CPU، و بتلي ال Timer كل وقت مالمينه يعطى انتريت ال CPU
 الي مالمينه.

عند خرقها خرب عندى شي بالجهاز، و متبينة جتخل انتريت ال CPU، ممكنه انك
 السيرفيس رو تبيه انو يعطى الجهاز، او ممكنه اخذيه طبعي للمستخدم انو يعطى.

I/O تعتبر بطيئة جداً بالنسبة للـ CPU ، فلما يبي الـ CPU بدو يقرأ منهم روح يوفد وقت كثيره لانه هيك هيقوا حتى الـ Controller يعني لما يدي اقرأ منه انت بخلي الـ Controller يقرأ الي وينزله بالميموري والـ CPU بعمل شغلوه و بس بخلي الـ Controller شغلو بعمل الترتيب للـ CPU و الـ CPU يبي يقرأ منه الميموري عالي السريعه وببروح .
 هاد الـ Controller هو الـ direct memory access (DMA).

Computer modules :

* الـ words هيا نفع الـ cells .




* الـ Address Bus هو الي يحدد اي word يبي تشتغل عليه .

* الـ Data Bus هو ممكنه يكونه Input وممكنه يكونه output ، لما يدي اعمل write يكونه Input ولما يدي Read يكونه output .

* الـ Data Bus بتكونه من line ، كل line $\Rightarrow$ (10 أو 1) bit ، اذا كانه عندي مثلا Data 16 bit ، بتكونه عندي 16 lines ، دايمًا حجم الـ Data يكونه اكبر أو يساوي حجم الـ cell ، يعني ما يزيد اقرأ مثلاً من word 30 bit في الـ Data 8 bit .

* دايمًا حجم الميموري يكونه 2 قوة حجم الـ Address ، يعني حجم الـ Address هو الي يحدد حجم الميموري ، $4 \text{ bit Address} \Rightarrow 16 \text{ Words}$.



* كل cell بالبيوري ال Address و Data


Port Address و يعني كل I/O بتكون ال Address Port.

* ال Internal Data Input هي ال بتكون من ال CPU و ال external بتكون من الجهاز نفسه (البيوردمثالاً). الباقي نفس البيوري.

* بتبني Data Bus مع واحد بين بتكون

مشترك مع ال CPU و البيوري.

* وال Address كذلك و كل واحد.



The interconnection must support the following types of transfers:

Memory to processor (load): Processor read an instruction or unit of data from memory.

Processor to memory (store): Processor write a unit of data ~~from~~ ^{to} memory.

I/O to processor: Processor reads data from an I/O device via an I/O module.

Processor to I/O: Processor sends data to the I/O device.

I/O to or from memory: An I/O module is allowed to exchange data directly with memory, without going through the processor using direct memory access.

* ال Bus هي ال

Data Bus : Datelines that provide a path for moving data among system modules.

* The number of lines ~~is referred to as the~~ ^{determine how many} bits can be transferred at a time.

* The width of the data bus is a key factor in determining overall system performance.


→
مورد 80 (Address Bus & control Bus) / مورد 90 (مورد توزيع ثبات ال Buses مع ال module).

→
ملاحظة ال shared Buses انها يتصل عدي تفاوت في السرعات و و ما يتسبب ال مع تي واحد (الدور).

→
Point-to-Point Interconnection

→
الوا يتصلوا ال الأشياء السريعة مع ينفذ عني ال Bus و زي ال CPU ال cash و يماروا يتصلوا الأشياء البطيئة مع ينفذ زي I/O.

ch12: Elements of a machine Instruction



Add R0, R1, R2

* في 4 registers 4 مخرجات في 2 binary bit حتى اقل 00 R0

01 R1

10 R2

11 R3

* لو كانت عدي الماكينة بتعمل 34 oper مخرجات لازم في 8 bit OPCode

* 5 bit ما بقوا لانهم بيطوفوا 32 oper.

* الoperance (Data) الي في 4 بت عليها بتكونه يا ب register او بالقيمة

او 10 او Constant. Add R0, R1, 10

* لو كانت عدي Source2 8 bit و في 8 بتة جواه const و شو أكبر رقم

يقدر آخزنوا فيه؟ $2^8 - 1 = (0-255)$ unsigned number

عانة بتليس من غير

$signed\ num (-128-127) \leftarrow -2^7 \rightarrow 2^7 - 1$

بالأساليب بتستخدم الكلمات والأساليب في لغة الـ C.

ADD: Add

SUB: Subtract

MUL: Multiply

DIV: Divide

LOAD: Load data from memory

STOR: store data to memory

4 4 4 8
0001 0001 0001 0001 010

مثال للتوضيح Add R0, R1, 10

Instruction Types: Data processing / Data storage / control / Data Movement

الموضوع عن قبل ← (ال Inst منو يطلبه CPU)

ال Instr منو يطلبه Design بطرق مختلفة

① ② ③

دورة 120

يوجد أيضا Zero-Address 6 بكونه بس op code ويحتسب على ال Stack

لما يدي اعمل عملية مثلا ADD 6 بكونه بكونه

push A

push B

Top →

ال (Top-1) على ال Top وتخزن النتيجة بال Top

$$Exo y = \frac{A-B}{C+D * E}$$

push A / push D / push C / pop Y
push B / push E / ADD
Sub / MUL / DIV

3-Address-Inst

ADD 100 R0 R1

→

نحسب R0 مع R1 وتخزن النتيجة في ال Sell رقم 100

2-Address-Inst

ADD 100 R0

→

نحسب Sell رقم 100 مع R0 وتخزن النتيجة في ال Sell رقم 100

1-Address-Inst

ADD 100

→

نحسب Sell رقم 100 في ال AC وتخزن النتيجة في ال AC (Accumulator register)

→ ADD [100], [200]

في ال Intel مستوى اعمل عملية على رقمين ويكونوا ثنيتين بالعمودي

لا زمر واحد او غير. فينجل هيك: ADD [X], [200]

→ mov R0, [200]

✓ ADD [100], R0

في ال Arm مستوى 8 و 8 واحد ميعوري فينجل هيك: LDR R1, [100]

LDR R2, [200]

ADD R0, R1, R2

STR R0, [100]

Types of operands Address, Numbers, Characters, logical Data

Logical Data: 01001 → False (0) و True (1) ال رقم لال

ARM Data Types: ARM processors support data types of:


• 8 (byte)

• 16 (half word)

• 32 (word) bits in length

ال ميعوري بال ARM بتكونه كل Sell فيها 1 byte يعني لو بدنا

ال 32 bit num مع ال 4 bytes



أبغى كل البرمسترات بال ARM 32bit

لا بد من معرفة الفرق داخل register كرج ديفر عدي مشكلات Endianism
 لا تمارج اخرج منه ابط ب significant bit ال least bit ال اول والاخرة.

يعني الاول ارمال في ال اول قبل

لما نتكلم ال east هي ال byte الي ال ال lowest Address بنكي عننا
Big Endian ولما ال العكس بنكي ال little Endian.

ال Intel دايما بتدفع بس ال little Endian ال ال ARM قديم ال little.

ال ARM لما نتكلم ال 32 bit ال status register تساوي ال little
 ولما نتكلم ال Big صوره ال 16 بتو فتح ال

في جدد ولينه بسلايد 22/23 اناطلع عليه.

Data Transfer : لما بدي اناقل معلومات ال ارم ال اول source (source)
 يعني المكان الي بدي اناقل عليه واطرد مكانه ال (length of data)
 واحد ال (mode of Addressing) مثله صيغة

سلايد 25 جدول بتو فتح ال length data

أبغى ال Arithmetic ال ال بتطلع بتكون ال carry.

Shift and Rotate Operations logical shift (unsigned number)
 Arithmetic (signed number) اول ال ال بتطلع بتكون ال carry.

بالا معنوها لما بدي اناقل Right shift بديف من اليسار واول ال bit
 ال ال بتطلع ولما بدي اناقل Left shift بديف من اليمين واليسار بتطلع.

ال Arithmetic لما بدي اناقل Right shift بديف من ال sign مكانه مرة من
 اليسار واول ال ال بتطلع ولما بدي اناقل Left shift بديف من اليمين

Intel بتطلع

بتدور ال Arithmetic القوية ال الاخرة عادي بدل القيمة الي قبل الاخرة وبتوفا ال
 كانت ال Arithmetic ال ال 0 ومات 1 ال ال overflow.

Rotate : ال Rotate ال ال بتطلع اول ال ال left ال ال right.

صورة 25 في ال


أبغى ال Arithmetic ال ال بتطلع بتكون ال carry.

ال Arithmetic ال ال بتطلع بتكون ال carry.
 ال Arithmetic ال ال بتطلع بتكون ال carry.
 ال Arithmetic ال ال بتطلع بتكون ال carry.

Conversions Instructions that change the format or operate on the format of data.

Transfer of control (Jump/Branch) if else

1) Unconditional Branch



2) Conditional Branch : Branch (True/False) : Branch (True/False) : Branch (True/False)

BRZ 21102 : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

BRZ 21102 : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

BRZ R1, R2, 235 : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

BRZ R1 = -16 : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

Example is the increment-and-skip-if-zero (ISZ) instruction

ISZ R1 : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

Procedure call Instructions

Service Routine

Procedure call Instructions : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

Procedure call Instructions : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

Procedure call Instructions : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

BRZ 21102 : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

Procedure call Instructions

Procedure call Instructions : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

Procedure call Instructions : Branch (Zero Flag) : Branch (Zero Flag) : Branch (Zero Flag)

CH13: Addressing modes

→ 2000/1000

opcode	10	
--------	----	--

ثالثاً ١٥ يخلي register رقم ١٥ كلاً وحيداً
رابعاً ١٥ رقم ١٥ كلاً وحيداً؟ const؟ كلاً وحيداً؟

• 253.621 gas Address model 11

ادرس عيسوي

OS4 خذنا اني ال 10 من register رقم 10 ك طرف ال ال ال موجوده
مباشرة ب register ولا في ادري معوري بدل عال ال ال ال
Indirect Direct

Addressing modes: Immediate / Direct / Indirect
Register / Register indirect / Displacement / Stack

Immediate $\rightarrow$ α β γ δ ϵ ζ η θ ι κ λ μ ν ξ $\omicron$ π ρ σ τ υ ϕ χ ψ ω

• ḡiḡiḡi ḡiḡi ḡiḡi ḡiḡi

101 Just 11 shoes in 13 days

~~وَجَوِي~~ و جوى AMR ك خيف دى ا ح ف انو اعلم amr
للد register ذ ن و لا الله اتا الى هـ و لا لليود ر ي س ل ك خيف دى ا ح ف ؟

mode	101
------	-----

quid 2 go 11 2-11

[illegible]

STP Store & (1 DT) load & bus

$$\text{PDR } \text{K} \text{O}_2 \text{Cl} \text{O}_2 \rightarrow \text{[]} \rightarrow \text{[]} \rightarrow \text{[]}$$

108 Reg LR17 $\rightarrow$ 5022514 x R₁ 222211 123

كيف ليتم معالجة الأخطاء في وحدة الأدرس مخزنة في Register مثل معطيات بالانسترون
 على طول 32 البتة ~~في~~ الـ $mem[32]$ تأتي الميموري آدرسها بالانسترون
 بكونه مثل كثير كثير كالذي على خريطة الذاكرة عند $mem[32] = 1000000000$
 وبتكونه قادر على Access في 2^{20} البتة بالميموري
 وعنده كل ما زاد حجم الأخطاء بكونه يتغير البتة

فأحضرنا جزيوع ببناء الأوكس register لأدنى ال register جزيوع + 26
فجاءنا الثاني ببناء قادر التعامل مع ال memory الأكبر وكمانه ببناء أدنى عدد
المرتب حسب أدنى حتى كثير كبير فبالتالي ببناء ال length لأدنى جزيوع ببناء
قريب [14] فبجزيوع آخرى .

Adressierung des J (8 Bit)

Intel 'chip' 1995-2000

في ال Immediate Addressing
ال length ال عدد أكبر واعرف
بعدة البايتات يعني ال 10 bit ← (511-512)

$\rightarrow$ const (s.d.)

$$\sum R_i + 5I_1$$

بسم الله الرحمن الرحيم
الحمد لله الذي هدانا لهذا
الذي كنا لنهتدي لہ
ما كنا لنهتدي لہ
ما كنا لنهتدي لہ

99
100
101

BR 10

PC=11 10 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359 360 361 362 363 364 365 366 367 368 369 370 371 372 373 374 375 376 377 378 379 380 381 382 383 384 385 386 387 388 389 390 391 392 393 394 395 396 397 398 399 400 401 402 403 404 405 406 407 408 409 410 411 412 413 414 415 416 417 418 419 420 421 422 423 424 425 426 427 428 429 430 431 432 433 434 435 436 437 438 439 440 441 442 443 444 445 446 447 448 449 450 451 452 453 454 455 456 457 458 459 460 461 462 463 464 465 466 467 468 469 470 471 472 473 474 475 476 477 478 479 480 481 482 483 484 485 486 487 488 489 490 491 492 493 494 495 496 497 498 499 500 501 502 503 504 505 506 507 508 509 510 511 512 513 514 515 516 517 518 519 520 521 522 523 524 525 526 527 528 529 530 531 532 533 534 535 536 537 538 539 540 541 542 543 544 545 546 547 548 549 550 551 552 553 554 555 556 557 558 559 560 561 562 563 564 565 566 567 568 569 570 571 572 573 574 575 576 577 578 579 580 581 582 583 584 585 586 587 588 589 590 591 592 593 594 595 596 597 598 599 600 601 602 603 604 605 606 607 608 609 610 611 612 613 614 615 616 617 618 619 620 621 622 623 624 625 626 627 628 629 630 631 632 633 634 635 636 637 638 639 640 641 642 643 644 645 646 647 648 649 650 651 652 653 654 655 656 657 658 659 660 661 662 663 664 665 666 667 668 669 670 671 672 673 674 675 676 677 678 679 680 681 682 683 684 685 686 687 688 689 690 691 692 693 694 695 696 697 698 699 700 701 702 703 704 705 706 707 708 709 710 711 712 713 714 715 716 717 718 719 720 721 722 723 724 725 726 727 728 729 730 731 732 733 734 735 736 737 738 739 740 741 742 743 744 745 746 747 748 749 750 751 752 753 754 755 756 757 758 759 760 761 762 763 764 765 766 767 768 769 770 771 772 773 774 775 776 777 778 779 780 781 782 783 784 785 786 787 788 789 790 791 792 793 794 795 796 797 798 799 800 801 802 803 804 805 806 807 808 809 810 811 812 813 814 815 816 817 818 819 820 821 822 823 824 825 826 827 828 829 830 831 832 833 834 835 836 837 838 839 840 841 842 843 844 845 846 847 848 849 850 851 852 853 854 855 856 857 858 859 860 861 862 863 864 865 866 867 868 869 870 871 872 873 874 875 876 877 878 879 880 881 882 883 884 885 886 887 888 889 890 891 892 893 894 895 896 897 898 899 900 901 902 903 904 905 906 907 908 909 910 911 912 913 914 915 916 917 918 919 920 921 922 923 924 925 926 927 928 929 930 931 932 933 934 935 936 937 938 939 940 941 942 943 944 945 946 947 948 949 950 951 952 953 954 955 956 957 958 959 960 961 962 963 964 965 966 967 968 969 970 971 972 973 974 975 976 977 978 979 980 981 982 983 984 985 986 987 988 989 990 991 992 993 994 995 996 997 998 999 1000 1001 1002 1003 1004 1005 1006 1007 1008 1009 1010 1011 1012 1013 1014 1015 1016 1017 1018 1019 1020 1021 1022 1023 1024 1025 1026 1027 1028 1029 1030 1031 1032 1033 1034 1035 1036 1037 1038

mode bit

Final

✓

↓

Chlorophyllum Curc & hsp. gila in Eagle Lake

STRB Reg [R1, #12]

offset

STBB R09 [R19 #12]

Preind

STRB R₀, [R1], #12

- Post index

وال Store 6 ياني

~~ADD BO, ER~~

1DR B₂ ER, J

ADD R0, R0, R2

Relative Address 80

Instruction length

$\frac{1}{2} \log(1000) \cdot 10$

PPD-10

ADAM

2000

1983

Assembly:

* في ال ARM في 16 رجستر: R0-R15 وجميعها حجمها 32 bit.

* R0-R12: General Purpose Register (يتميز بقدر اعمل فيه الى بداية)

R13-R15: special LL

R13: SP

R14: LR

R15: PC

(stack pointer)

(link Register)

* جدول ما يقدر اتعامل معهم وانتم فيه زي مبدئي لانهم الهم وبناتف
محددة.


SP: Top of the stack بتأشر على

* بما انو كل الرجسترات 32 bit معناها اننا بنقدر نتعامل مع 2^{32}
من اليموري (4 GB) لاننا ال PC رج تخرنه آدرس حجمو 32 bit.

* مبدئاً لو بدني أشر على اول سل باليموري بال PC: 000000001
32 bit

* حجم ال سل أيضاً 8 bit (byte) داخل اليموري.

ARM Instruction Format:



Source 2 can be a register, immediate (constant), memory.

mov instruction:

* احنا بنعرف انو بال ARM ما بنقدر نتعامل مع الـ load/store bits ايش فايدة الـ mov ؟

الـ MOV بنستخدمها لما بدنا نتعامل مع رجسٲر ورجسٲر او رجسٲر و const

* MOV Rn, op2 → يعني بننقل قيمة op2 لـ Rn

op2 can be a constant num #k wich is an 8 bit value that can be 0-255 in decimal, (00-FF in hex).

Ex:

1) MOV R2, #120 → Const بـ 120 يعني بال decimal

2) MOV R2, #0x25 → الـ (0x) بتدل على انو الرقم بال hexa يعني الـ (25) بال hexa و احنا بنعرف انو كل digit بال hexa بتتألف بـ 4 bit يعني الـ 25 بال hexa 0010 0101 بـ 8 bit و R ← 32 bit و تلقائي بـ 32 bit باقي الـ digit

بـ 32 bit يعني الـ 0000 0000 0000 0000 0010 0101

لما بدنا نكتب كودنا بنستخدم ; بدل *

ADD instruction: $\rightarrow$ Op2 can be const (0-255) or Register.

ADD Rd, Rn, Op2 ; Rd مخزنه النتيجة في Rd ;

Ex: MOV R1, #0x25

MOV R1, #0x25

MOV R7, #0x34

OR ADD R5, R1, #0x34

ADD R5, R1, R7

; ($R5 = R1 + 0x34$)

; ($R5 = R1 + R7$)

$$R5 = \underline{0x59} ((0x25 + 0x34) = 0x59)$$

SUB instruction:

نفس ال ADD ;

SUB Rd, Rn, Op2 ; Rd مخزنه النتيجة في Rd ;

* ال SUB وال ADD ياترؤوا على ال flags لما يجمعوا أو يطرحوا.

في ال ARM بقدر أنا اجمع اذا ياترؤوا على ال flags أولا كمنه طريق انو انيف

(س) ورا ال ADD أو SUB أو اي عملية بدني اياها

اذا كانه في S $\leftarrow$ SUBS / ADDS $\leftarrow$ يكونوا ياترؤوا على ال flags.

$$R_1 = R_1 - 0 \times 25$$

$$R_1 = R_1 - R_2$$

SUB R1, R1, #0x25

SUB R1, #0x25

يقدر
أكتبها
هنا

{ SUB R1, R1, R2

SUB R1, R2

صورة 28 في Instruction في شرحها.

The ARM memory map:

The R13 is set aside for stack pointer.

The R14 is designated as link register which holds the return address when the cpu calls a subroutine.

The R15 is the program counter (PC).

تسبب في أن لا يكون في ال 16


The CPSR (current program status register) is used for keeping condition flags among other things. (بتخزن الونديشنه فلاجز)

The Thumb: Normal أو Thumb = ARM تشغيل بال CPU تختلف بال ARM كيف يعني؟ = بالنورمال ال ARM بتكون طبيعية يعني حجم ال رجسترات 32 bit و ال رجسترات 16 و هكذا أما بال Thumb بتكون فقط 16 ال رجسترات R0-R7 والاشترك في بتفسير 16 bit بدل 32 bit.

مبدأً لما نعرف انو بالنورمال بتقدر تتعامل مع 4GB من الذاكرة.

4GB for both on chip and off chip (RAM & flash...)

29 8/9



LDRB R0, [R1]

یوقز بسو بامیت

load and store instructions in ARM:

LDR Rd, [Rx]; load Rd with the contents of location pointed.
; Rx is an address between 0x0000 0000 to 0xFFFF FFFF

Ex: assume R5 = 0x4000 0200

⇒ LDR R7, [R5]

بنا الـ 4 بايت
4 cells

0xC5	0x4000 0203
0xA2	0x4000 0202
0x28	0x4000 0201
0x15	0x4000 0200

R7 will be loaded with: R7 0xC5 0xA2 0x28 0x15

0xC5A22815

little Endian

LDRB R7, [R5]

3 بايت

R7 will be loaded with:

0x00 0x00 0x00 0x15

0x00000015

LDRH R7, [R5]

(2 cells) Half word

R7 will be loaded with:


0x00 0x00 0x28 0x15

0x00002815


Ex: $STR\ R_x, [R_d]$; Store register R_x into location in R_d ^{address}

Ex: Assume $R6 = 0x4000200$ and $R3 = 0x41526374$.


$\Rightarrow STR\ R3, [R6]$ *location $0x4000200$ through $0x4000203$ will be loaded with $R3$.



$\Rightarrow STRB\ R3, [R6]$



$\Rightarrow STRH\ R3, [R6]$



* مسألة 30 : عرفنا أننا علمت عملية معينة وعلينا أن نعرف Carry؟
 تغيير $C=1$ على فرقنا هل هو Overflow؟
 الـ T يتحول إذا الـ $ARM \leftarrow Thumb$ أو لا.

في البداية نستذكر أنه فورما تأتي الـ ARM (S) حجم 1 bit 451
 إذا كان 1 يغيروا الـ $flags$ يتأثروا عند العمليات هل يجب كيف بدلي الترميم
 فيها؟ بتغيير S ورا العمليات لها بدلي ايها $1 \leq SUBS / ADDS$.

Conditional Branch (Jump) : بتلخصه على الـ $flags$.

BCS : Branch if $C=1$ BCC : Branch if $C=0$ BEQ : if $Z=1$

BNE : if $Z=0$ BMI : if $N=1$ BPL : if $N=0$

BVS : if $V=1$

BVC : if $V=0$

بتذكر $0x$ لتغير عنه رقم بالهيكس وما بتذكر $+$ لتغير عنه ديسكالي
 وبتذكر 2 لتغير عنه رقم بالباينري $\leftarrow 110100111 - \#2$ $MOV R6, \#2$
 وبتذكر 'char' لتغير عنه حرف $\leftarrow \# '2'$ $LDR R3, \# '2'$.

Assembler directives :

الأسس البرمجة Assembler programming

يتكون من التراكيب ودائري كثر.

الdirectives يتلخص في معلومات لـ Assembler

* صورة 31 و 32 ← أنوع الدائري كثر واتخاذياتها ومثال عليها.

* لما كنا ننقل رقم Const إلى R كنا نستخدم MOV ، بقدر تقدم LDR
أيضاً لما يكون عند Const أكبر من 8 bit لأن MOV بس 8 bit .
LDR R7, #0x112233 لازم نكتبها .

الdirective (EQU) يستخدموا حتى نلغي قيمة معينة بنستخدمها

كثيراً .

القيمة
الأسع
COUNT EQU 0x25

* نفسا بقدر نستخدم الأسع بدل القيمة.

MOV R2, #COUNT

الرجستر الأسع

VAL1 RN R1

VAL2 RN R2

SUM RN R3

* بقدر مكانة نلغي اسم لرجسترات ←

* صورة 33 فيها مثال .

* ال directive ← ENTRY ، بتخبروا لها نبلش تكتب كود (Instruction) بتي أوامر .

* ال directive ← END ، بتخبروا لها نخلص كذا .

DCB directive (define constant byte)

* بتستخدم DCB لتخزن رقم أو String ونخبرها مكانه بالميموري .

* هيك بتكونه بحجنا byte واحد بالميموري MYVALUE DSB 5
فيه الرقم 5 MYVALUE بتكونه بتأثر على الادرسي ميموري الي فيه الرقم 5 .

100	0000 0101
101	

* MYVALUE بتكونه بتأثر على الميموري ال 100 رقم 100 .

* لو طينا ال 5 هيك ← '5' ، معناها روح يتخزنه ال 5 كود للرقم 5 بالميموري وليس الرقم نفسه .

* هيك بتكونه بحجنا للـ MYMSAGE DSB "HELLO WORLD"

حرف بالجملة مكانه بالميموري بحجنا 1 byte ويخزنو كلمة تحت بعض ،
ويكونه MYMSAGE بتأثر على الادرسي ميموري الي فيه أول حرف ← (H) .

100	0000 0101
101	H
102	E
103	L

* بيا انو بتكونه بتخزن بس 2 byte ، معناها اكبر رقم بقدرا تخزنو مشو 255 .

لو جی آفز 300 معنہا رج احتاج 16 bit (half word).

DCW directive (define constant half word).

بہتہندم DCW لہی نعرف رقم اکر منہ 255 ونجزلوا مکانہ بالمیورہ.

لو جی آفز الرق 300 رج یخزو 255 بالمیورہ رج یدفل

Array of const hex hex dec Indian
 ⇒ MYDATA DCW 0x20, 0xF230, 5000, 0x9CD7 hex

لہی لو مکانہ الرق اقل منہ 255 6 انا ہجرتو ہونہ رج یخز 16 bit

lowest	
1000	20
1001	00

یعنی لو جی آفز 0x20 16 bit 0x0020
 (بال Indian little بنڈ ال least بال lowest)

(بال Big // // most // //)

صورہ 36 بتوفہ.

1000	20
1001	00
1002	30
1003	F2

لو بدنا نکل ونف ال ہجو (0xF230)

لو جی آفز رقم کبیر کبیر ہا بہتہندم 32 bit (Word)
 ونہندم ہا ہجو لہا بدنا نعرف float number.

⇒ DCD directive (define constant word)

* نسوة لما بدى اخزنه الرقم راج-تخزنو بـ 4 sells
 => MYDATA DCB 0x200000 و 0xF30F5 و 5000000

* MYDATA بكونه ياترعى اول const بال Array.
 * لما بدى ال const الثاني الي بال Array. بجمعى MYDATA اربعة ؛
 لانو كل رقم يحتاج 4 bytes يعني 4 sells ، لو بدى الرقم الثالث بجمعى 8 .

* بال DCW بجمعى 2 عشاننا جيب الرقم الثاني.

صورة 34 تخزين متغير .

* لو عندى هشار : 1 و 2 و 3 Var1 DCB ، راج يكونه مخزنه
 هيك بالمعموري

100	1
101	2
102	3

* لو بدى اجمعى 1 هو 2 ، لازم بالأول اعلمم هسا كل واحد
 على ريجيستر بحدينه اعمل العملية الي بدى اياها .

اما هيك [10] و LDRB R0 او هيك < [Var1] و LDRB R0

=> الفريقتان مبيقتانه هالكنه سوف نستخدم الطريقة الثانية
 لاننا فعليا لا نعرف الادرس معموري للعنصر وانا هو مخزنه داخل
 (Var1).

وإذا بقي اعل load للعنصر الثالث $\Rightarrow \text{Var1} + 2$ لأن كل رقم داخل sell واحدة.

فبب لو بقي اعل load للعنصر الثالث بال $\text{half word} \Rightarrow \text{Var1} + 4$ لأن كل رقم يكونه داخل sell 2.

لو بقي اعل للعنصر الخامس $\Rightarrow \text{Var1} + 8$.

• يقول ما أنزل اجمع 4 و 8 والخ هيك بخر بقى الأشيء فأنا بقدر أفرزه الأدرس تاي أول رقم داخل رجيستر وأصير أتعامل مع رجيستر هـ مثل .

• فأنا لما أفرزته أدرس أول عنصر به R_1 و بقي قيمة العنصر الثاني فبروع بضيف ثنيه $\Rightarrow R_1 + 2$ لو بقي العنصر الثالث بفيه برفض ثنيه $\Rightarrow R_1 + 2$ لأنولها بينا قيمة العنصر الثاني فلعن الرجيستر بتصير قاشر عالتاني.

قال أنستر كنه بصير عندي هيك $\Leftarrow [R_1] \text{ و } R_0 \text{ LDRB}$ و R_1 يكونه يتر عن أول قيمة.

فبب كيف بوي اجمع الأدرس تاي Var1 وأفرز نو ب R_1 هـ
بتريق ADR directive .

ADR directive: ADR Rn, label1

فيمر عذري الكود هيك: ADR R1, Var1
LDRB R0, [R1]

ALIGN: * يستخدمها لجابونا نيجز word أو half-word.
لغتي تخطي ادفار للرقم لنكمل عدد البت تلاونو.

⇒ ALIGN 4; the next instruction is word (4 bytes) aligned.

⇒ ALIGN 2; the next instruction is half-word (2 bytes) aligned

No Align

25
22
00
00

Align 2

55
00
22
00

Align 4

50
00
00
00
22
00
00
00

[label] [Instruction] [; comment]

* يقدر أخيف label للأنستركشن، وهو اجم يتر على الأدرس تاي
الأنستركشن الي يخطوا عليها.

* يعني لو بدك تعمل برانش في حصاد الأنستركشن لازم تخطوا label.

* الكومنت والليبل اختيارات حسب الضرورة.

Instruction format 35

ARM Addressing Modes:

- 1) Register 2) Immediate 3) Register indirect

ARM

Ex: `LDR R2, =0xFFFFFFFF5`

`MOV R3, #0x0B`

`ADD5 R1, R2, R3 ; R1 = R2 + R3 and update the flags.`

$C=1$, Since there is a carry out from D31

$Z=1$, the result of the action is zero (for the 32 bits)

* NO increment instruction in ARM:

$\Rightarrow$ `ADD5 R4, R4, #1`

`ADC (add with carry)  $\Rightarrow$  ADC Rd, Rn, Op2 ; Rd = Rn + Op2 + C`

Subtraction of unsigned numbers

$\Rightarrow$ `SUB Rd, Rn, Op2 ; Rd = Rn - Op2`

MOV R1, #0x4C ; R1 = 0x4C

MOV R2, #0x6E ; R2 = 0x6E

Ex: SUBS R0, R1, R2 ; R0 = R1 - R2

SBC (subtract with borrow)

⇒ SBC Rd, Rn, Op2 ; Rd = Rn - Op2 - 1 + C
Rd, Rn, Op2, Const in Rn

No decrement instruction in ARM

⇒ SUB R0, R0, #1

RSB (reverse subtract)

* RSB Rd, Rn, Op2 ; Rd = Op2 - Rn

⇒ MOV R1, #0x6E ; R1 = 0x6E

RSB R0, R1, #0 ; R0 = 0 - R1

RSC (reverse subtract with carry)

⇒ RSC Rd, Rn, Op2 ; Rd = Op2 - Rn - 1 + C

Multiplication of unsigned numbers in ARM:

Instruction	Source1	Source2	Destination	Result
MUL	Rn	Op2	Rd (32 bits)	$Rd = Rn \times Op2$
UMULL	Rn	Op2	<u>RdLo</u> , <u>RdHi</u> (64 bits)	$RdLo, RdHi = Rn \times Op2$ low High

* نتو ال ريجسترات 32 bit وقيلو نتو شين.

باعتباره برغيستر واحد

مثلا

لا بد من ضرب رقمين والنتيجة تكون كبيرة ^{مثلا} MUL 32bit لأنها 32bit
والنتيجة تكون كبيرة UMULL لأنها 64bit.

MUL (Multiply) : ~~MUL~~ MUL Rd, Rn, Op2 ; Rd = Rn x Op2

Ex: MOV R1, #0x25 ^{8bit}

MOV R2, #0x65 ^{8bit}

MUL R3, R1, R2 ; R3 = R1 x R2 = 0x65 x 0x25

حاصل ضرب أقل من 32 bit

Ex: LDR R1, #100000 ^{8<} 1500000000 ^{8<} النتيجة

LDR R2, #150000 ^{8<} وهو رقم كبير ما يربط المتردد

MUL R3, R2, R1 ^{برغيستر واحد} هنا نحتاج استخدام

UMULL

UMULL (unsigned multiply long)

* UMULL RdLo, RdHi, Rn, Op2 ; RdHi:RdLo Rd = Rn x Op2

=> LDR R1, #0x54000000

LDR R2, #0x100000002

UMULL R3, R4, R2, R1 ; 0x54000000 x 0x100000002

= 0x054000000A8000000

; R3 = 0xA8000000, the lower 32 bits.

Multiplu and Accumulate Instructions in ARM:

$\Rightarrow$ MLA $Rd, Rm, Rs, Rn; Rd = Rm \times Rs + Rn$

* يستخدم MLA إذا بدنا نضرب ونجمع معاً بنفسه.

Ex: MOV R1, #100

MOV R2, #5

MLA ~~R4~~ R4, R1, R2, R3; $R4 = R1 \times R2 + R3 = \underline{540}$

MOV R3, #40

* إذا كنا نتيجة الجرد 32 bit ، يستخدم UMLAL

UMLAL $RdLo, RdHi, Rn, Op2; RdHi:RdLo = Rn \times Op2 + RdHi:RdLo$

Logic Instructions : AND: ANDing ORR: ORring

EOR: Exclusive-ORing

BIC: Bit clearing

* يرتبط بتغير ذيفلم (S) إذا بدنا نغير ال flags.

AND $Rd, Rn, Op2; Rd = Rn \text{ ANDed } Op2$

ORR $Rd, Rn, Op2$; $Rd = Rn \text{ ORed } Op2$

EOR $Rd, Rn, Op2$; $Rd = Rn \text{ Ex-ORed with } Op2$

BIC (bit clear):

* BIC $Rd, Rn, Op2$; Clear certain bits of Rn specified by the $Op2$ and place the result in Rd .

i.e. $Rd = Rn \text{ AND NOT } Op2$

آني bit يدي الحذف AND لباقي الباقي

MVN (move negative):

* MVN Rd, Rn ; move negative of Rn to Rd

يحتي بقى $Rd = Rn$ 2's complement

$\Rightarrow$ "MVN $R2, \#0$ " will make $R2 = 0xFFFFFFFF$

$\Rightarrow$ $LDR Rd, =0xFFFFFFFF$ * بقى اعلى هيك كانه ما بقى

Ex: $LDR R2, =0xAAAA AAAA$; $R2 = 0xAAAA AAAA$

MVN $R0, \#0$; $R0 = 0xFFFFFFFF$

EOR $R2, R2, R0$; $R2 = R2 \text{ ExORed with}$

$0xFFFFFFFF$; $= 0x55555555$

$$X \text{ xor } 0 = X \quad , \quad X \text{ xor } 1 = X'$$

* عنه هيك اذا جدي اعكس رقم xor هو 1

ال bit الثانية

$$\begin{array}{r} 100 \\ \text{xor} \\ 100 \\ \hline 000 \end{array}$$

* لو عندي 001 وجدي اعكس بس ال bit الثانية

• يحول ال bit الثانية فقط xor هو 1

mov R0, #4

EOR R2, R1, R0


* يقرر نستخدم ال AND وال OR برهني : $X \text{ AND } 0 = 0$ / $X \text{ AND } 1 = X$

$X \text{ OR } 0 = X$ / $X \text{ OR } 1 = 1$

Rotate and Barrel shifters

Barrel shifter

ال C بتخزنه قيمة آخر bit (طلع).



Ex: MOV R0, #0x9A

MOV R2, #0x03

MOV R1, R0, LSR R2 ; shift R0 to right R2 times and move the result to R1.

Ex: MOV R0, #0x9A


MOV R1, R0, LSR #3 ; shift R0 to right 3 times, and then move the result to R1.

الرقم مجموع 32

مضرباً ال shift times متى لازم يتعدى ال 32 لأنو الرقم زوج يصير كلو

أرقام

لما بدى أوفر ال رجستر يعملو xor متى نفس أو يعملو AND متى 0.



Ex: LDR R1, 0x0F000006

MOV R2, R1, LSL #8

مضرباً نفس ال LSR ما يختلف.

في المثال عملنا shift لليساار بمقدار 8 بت ، يعني زي كأنني ضربت الرقم ب 2^8 .

بنقدر نستخدم ال left shift بعمليات الضرب وهي أقوى من MUL و بنقدر نستخدم ال right shift بعمليات القسمة.

Ex: TIMES EQU 0x5

LDR R1, #0x7

MOV R2, #TIMES

MOV R2, R1, LSL R2; shift R1 left R2 times and place the result in R1.


ASL

Arithmetic shift left: * في ال logical shift اذا تغيرت قيمة ال most bit بـ 2 في over flow.

ASR

Arithmetic shift right: * اذا دخل shift right في الرقم ديسجتي واما الرقم ديسجتي مستحيل يطلع عن over flow لان ال sign bit ثابت.

ROR (rotate right):



rotate left:


* في بعض ال ARMs ما في rotate left فيبينستخدم ال rotate right حتى يدخل rotate shift.

$$32 - 5 = 27$$

* يعني مثلاً لو بدنا على 5 times rotate left 6 بدنا 27 times rotate right لان 27 في نفس rotate left 5 times.

RRX (rotate right through carry):

* مبدئاً شوية رج تنقل في ال C rotate bit 8 في رج آتينا ال C.



BCD and ASCII conversions

نوعان من ال BCD

1) Unpacked BCD:

من 0-9

كل digit في ال Unpacked يتمثلها بـ 8 bit .
= يعني مثلاً الرقم 9 سيكون 1001 0000

لأنه صمموا الأرقام من 0-9 بـ 4 bit ، وليس بـ 8 bit ؟
عشانه تقدر تحول ال ASCII .

الأرقام من 0-9 ممكن تكونوا أرقام عادية وممكن تكونوا character

= أي حتى أنا بدي أكتب ال 0-9 لازم يكون ال character .

يعني أنا لما بدي أكتب الرقم ما بكتبه كرقم ، بكتبه الشكل تاعه .
و نفس الشيء بالأحرف بكتبه الشكل تاعي الحرف ما بكتبه الحرف نفسه
لأنو الكمبيوتر ما يفهم غير اوه .

= يعني أنا لما بدي أدخل رقم أو حرف ، بدخلو ال ASCII ويعدينه بحولو
لقيمته الأصلية ، ولما بدي أكتب الرقم أو الحرف بيحب قيمته الأصلية
ويحول ال ASCII يعدينه بكتبه .

صورة 37 في جدول الأرقام 0-9.

⇒ الأرقام والحروف كل رقم من 0-9 وكل حرف يمثلوا بـ 8 bit
وبدي احوال ASCII

لو گانه عندی رقم اکبر ۹ به بیسیر 2 digit ، فلازم افه
 کل digit لال و اوله و Unpacked (یعنی 8bit)

* حسبنا بعد دخول الرقم ل 8 bit فهو راجع يفصل رقم عادي زي 5 هو بيتي
بتير 8 bit عاينة اعراف اهل اول ASCII . 0101 ← 01010000
نفسه الا شي

4. فرقنا عني الرقم 9 (1001) وبي الطبعوا عالطاقة 6 بولو
 ل 8bit < 10010000 بتخزينه بجمعلو 30H (حس الجدول مورة 37)
 فزبير هيك 10010000 وهاد بمثل شكل الرقم 9.

* لو بدنا نقرأ الرقم 9 مع نقرأ او شيك 10010011 فلازم نقرأ 30H
لكننا ديميو Unpacked 10010011.

* يعني لما بدي اقرأ أو أكتب مع استخدام ال Unpacked ، طب ال Unpacked
هو كبير والرقم أملاً بقدر امتلاك 4 bit فرع يا فتى مساحة
عنا هيك لما بدنا نخزنوا بالعنصري بنستخدم النوع الثاني الي هو

Packed BCD

2) Packed BCD:

• يمثل كل digit من 0-9 بـ 4 bit.

• يعني يقدر بالبايت الواحد أنخزنه رقمين.

• مثلاً لو كانه عندي رقم أكبر من 9، مثلاً 12، ما بنشكوا هيك 11011011.

• هيك لازم 0001 0010
BCD

• أما هيكنا انو احابنا نقرأ أو نعرفه عالترتيب بنستخدم Unpacked.

• فالأول لازم نقسمه لرقمين ونعرف كل digit بحال 0001 0010
1 2

• الأول هيتي بنعرفه الواحد بعدين التانيه عشان يطلع 12، فبنسب

ال 0001 0010 ونسبوا 4 bit right shift $\leftarrow 0000 0001$

بعدين لازم اجمعوا 30H $\leftarrow 0011 0001$ بعدين بنعرفهوا.

• هيك لازم بنعرفه التانيه 0010 0001 ونسبوا AND

0000 1111 $\leftarrow 0000 0010$ بعدين لازم اجمعوا 30H

0011 0010 بعدين بنعرفهوا.

Ex: ASCII to packed BCD conversion:

1) MOV R0, #0x29

2) AND R1, R0, #0x0F ; mask upper four bits.

3) ORR R1, R1, #0x30 ; combine with 30 to get ASCII

4) MOV R2, R0, LSR #4 ; shift right 4 bits to get Unpacked BCD

5) ORR R2, R2, #0x30 ; combine with 30 to get ASCII

شرح المثال.

1) $R0 = 0010\ 1001$. 2) $0010\ 1001\ \text{AND}\ 0000\ 1111$
 $\Rightarrow 0000\ 1001 = R1$

3) $0000\ 1001\ \text{OR}\ 0011\ 0000 \Rightarrow 0011\ 1001 = R1$

هنا يتكون R1 بالهزة للباقة.

4) $0010\ 1001 \rightarrow 0000\ 0010 = R2$

5) $0000\ 0010\ \text{ORR}\ 0011\ 0000 \Rightarrow 0011\ 0010 = R2$

هنا يتكون R2 بالهزة للباقة.

Ex: ASCII to packed BCD conversion:

$\Rightarrow 1) \text{MOV } R1, \#0x37$

2) $\text{MOV } R2, \#0x32$

3) $\text{AND } R1, R1, \#0x0F$; mask 3 to get unpacked BCD

4) $\text{AND } R2, R2, \#0x0F$; 11 11 11 11 11 11

5) $\text{MOV } R3, R2, \text{L5L} \#4$; shift R2 4 bit's to left to get

6) $\text{ORR } R2, R3, R1$; $R3 = 0x20$ OR them to get packed BCD, $R4 = 0x27$.

1) $R1 = 0011\ 0111$ } 2) $R2 = 0011\ 0010$

شرح المثال.

3) $0011\ 0111\ \text{AND}\ 0000\ 1111$ } 4) $0011\ 0010\ \text{AND}\ 0000\ 1111$
 $\Rightarrow 0000\ 0111 = R1$ } $\Rightarrow 0000\ 0010 = R2$

5) $0010\ 0000 = R3$

6) $0010\ 0000\ \text{ORR}\ 0000\ 0111$

$= 0010\ 0111 = R2$ Uploaded By: anonymous

chapter 4: Branch, call, and looping in ARM

* صورة 38 فيها أمثلة و 39. * صورة 40 فيها أنواع البراش

مع أمثلة.

Comparison of unsigned numbers:

⇒ **CMP Rn, Op2** ; compare Rn with Op2 and set the flags

if **Rn > Op2** : C=1, Z=0

if **Rn = Op2** : C=1, Z=1

if **Rn < Op2** : C=0, Z=0

* صورة 41 فيها أمثلة.

⇒ **TST Rn, Op2** ; Rn AND with Op2 and flag bits are update

* نبي نفي ال AND بين بتختلف بانو انا ما يحتاج أفرز نتيجة ال AND.
يعني بين نبي نتيجة ال AND و يأتري ال flags بدون ما أفرز نتيجة ال AND.

* نستخدم ال TST لما بدنا نعرف قيمة bit معينة.

⇐ يعني لو بدنا نعرف قيمة ال bit الثالثة 10101 بتعطيها TST
مع هاد 00010000 و يبدية بتوف ال Z flag إنا قيمتها واحد ومثلها

قيمة ال bit الثالثة كانت هز والعش مخرج.

TEQ (test equal)

* $\Rightarrow$ TEQ Rn, Op2 ; Rn EX-ORed with op2 and flag bits are set.
* يستخدمها لما بدنا نعرف اذا قيمتين متساويتان او لا.
* صورة 42 فيها امثلة.

B (Branch)

* يستخدمها لما بدنا نعمل Jump بدون شرط.

صورة 43 فيها امثلة.

Here B Here

Here BAL Here

(Branch always)

* يستخدمها لما نخلص البرنامج $\wedge$ انه يقف واقفا مكانه.

نفي

BL (Branch and link) instruction and calling subroutine:

* لما بدنا نستدعي subroutine ونزوع نتقروا بنستخدم BL لاننا ال BL بتخزنه قيمة ال PC داخل R14 (LR) $\wedge$ انه بعد ما نخلص تنفيذ ال sub نزيج نكمل عمل ما وقفنا.

* هاي بنخسها بال sub $\leftarrow$ BX LR $\wedge$ $\wedge$ انه نزيج نكمل عمل ما وقفنا.
* صورة 44 فيها مثال.


* صورة 45 فيها انواع ال Branch لل Signed number و ال لا تستركتة
تاي القريب لل Signed number و ال لا تستركتة تاي المقارنة برانو.

Arithmetic shift:

Signed number Arithmetic shift

Arithmetic right shift

ASR (arithmetic shift right):



MOV Rn, Op2, ASR count

$\Rightarrow$ MOV R0, #-10; R0 = -10 = 0xFFFFFFF8

MOV R3, R0, ASR #1; R0 is arithmetic shifted right once

; R3 = 0xFFFFFFF4 = -5

الكود بلغة سي أو جافا أو High level language في الكمبيوتر ما يتعامل غير معي واحد ومفرد مثانه شيك ما يفهم غير لغة Assembly قال compiler يحول من High level لـ Assembly بعدئذيه بيحي Assembler يحول من Assembly لـ Binary machine language (لغة الكمبيوتر).

C language ← ^{Compiler} Assembly ← ^{Assembler} Binary language
 001011100
 10001110

The computer consist of :

1) CPU (central Processor unit) :

ال CPU تقوم بالعمليات الحسابية (جمع / طرح / ضرب / قسمة) وتقوم أيضاً بال logical operation (AND / OR) وتقوم أيضاً بعمليات ال shift (Right / left) وتقوم أيضاً بعمليات نقل المعلومات بينها وبينه أجزاء الكمبيوتر الأخرى.

2) Main memory :

تعتبر المخزنة للمعلومات والكود والى قصود بها كل ال Memory system ال يتكون منها الكمبيوتر.

3) I/O (Input/output) :

يكونه مشبك عليه الظايرة والماتورة والكمبيوتر والشاشة الخ

4) system Bus (الأنابيب) :

تقوم بنقل المعلومات بينه أجزاء الكمبيوتر.

The CPU consist of :

1) Registers:

هي memory صغيرة تقوم ال CPU بتخزين المعلومات فيهم بشكل مؤقت يعني لو بدنا ايجي رقعة كروية نخزنه الرقعة بشكل مؤقت يعني يقوم بالجابات.

2) ALU:

هي المسؤولة عن جميع العمليات الحسابية بالانهاقة الى logic operation

3) Control Unit:

هي تقوم بعملية التحكم داخل ال CPU كيعني هي مثلاً الي بتقول لل ALU شوي يشتغل بجي ولا يفرج ولا الخ... كوهي الي بتحدد أي رجسترات بدني أجمع ك رجستر 10 هي رجستر 2 ولا رجستر؟ هي رجستر؟ الخ...

4) Internal Bus:

نقل المعلومات بينه أجزاء ال CPU.

* توجد ال Cache أيضاً داخل ال CPU. (مدياً ماروا يهفوها)

Cache memory:

* تقع بين ال CPU و Main memory.

* هي أسرع وأكبر من ال Main memory.

* يتم فيها تخزين المعلومات التي نستخدمها كثيراً كعكس إذا بدنا نرجع نستعملها نجيبها من ال cache من ال main memory (أكبر).