

CH.9: Main Memory

عندما الكبيوتر ما عنده main memory هو ما يقدر يشغل البرامج، لأنه إذا ما نأخذ البرنامج بال CPU لازم نجيبه بالأول على الـ main memory عشانه يتم عمل العمليات وتنفيذها بالسي بي بوجيه.

* Background

السي بي بوجيه يقدر توصل بـ registers و الـ main memory

- Program must be brought into **memory** and placed within a process for it to be run.
- CPU can access **registers & Main Memory** directly.
- Memory unit sees:
 - ① addresses.
 - ② Read requests & addresses.
 - ③ data.
 - ④ Write requests.

• Register access in **one CPU cycle** or less

• Main memory takes **many cycles** causing a stall.

عندما الـ CPU به داتا من الـ memory فلو صرحت بـ cycle واحدة، أما إذا به يوصل للميمم فيكون بـ cycle أكثر من cycle فالتالي بـ يضع وقت وتسبب بـ كلة.
عندما الـ Stall معناها أنه في الحالة التي البروسس يضع فيها وقت طويل وهو ينتف في الـ CPU بـ يجيبها من الـ memory.

عندما طاية المشكلة نحلها بـ Cache في الـ memory و الـ CPU.

• **Cache sits between main memory and CPU registers.**

* Base and Limit Registers

عندما في وحدة البرامج في الـ RAM هناك ماد الأشياء بسبب انه البرامج أو العمليات ممكنة تقدر للكيورين واجابناش ماد الأشياء، يعني بنا العلية بسا تقدر توصل للـ addresses تأتونا بسا وطول العنانية ما تخسرها، فلان لازم يكونه فيها شيء معلومة فيه.

• A pair of **Base and Limit Registers** define the logical address space.

⇒ **Base Register**: Specifies the smallest legal physical memory address.

⇒ **Limit Register**: Specifies the size of the range.

عندما أي مجرّد اللوجيكال آدرس هو البيس، والليمت رجستر (اللي يتم تحاليمه بطريقة الـ OS)،

البيس رجستر هو أول عنوان (أو أوفر) بقدر البروسس تحله أو تكون موجودة فيه،

أما الليمت رجستر هو مجرّد كم آدرس مسموحها توصل (النهاية - البداية).

عندما السي بي بوجيه تياكلد انه ما في بروسس حادلت توصل آدرس بروسس ثانية.

* Hardware Address Protection

كيف ار CPU بتأكد ؟
من يجب الأدرس بتأكد هل هو أكبر من ياوي base ؟ إذا لا
يعطي error ، إذا آه سوف هل هو الأصغر - مجموع ار base وال limit ،
إذا لا يعطي error ، إذا آه نليتة سوف على اعطوي .

* Address Binding

في أنظمة التشغيل الحديثة ، في أكثر من مرة يتم تنفيذهم بنفس الوقت ،
شأن ما يمين لنطقة بالعنوايه أو البروسس تحدد هل يجوز أن يولد البروسس
ثانية ، بلزنا شيء بنظم ويبقى هادي العنوايه اي العمليات لما يتم توليد
بالعانة من ٣ أنواع من العنوايه حسب فترة حياة العملية ، وهي :

- ① Source code addresses (Variable names as example).
- ② Compile code addresses (Relocatable addresses) (تحدد على أدرا ابدية)
- ③ Linker or loader addresses (Absolute addresses) (تحدد على الزبط)

* Binding of Instructions and Data to Memory

Question : What are the different stages in which address binding can occur ?

- ① Compile time : Absolute code can be generated If memory location known a priori.

إذا كان معروف المكان في المعوي قبل كشي (أثناء عملية الكومبايلنغ) يتم حجز الموقع ،
طبعاً إذا المكان بطل فحتاج لازم نعمل compile للبرنامج كانه مرة .

- ② Load time : Relocatable code must be generated If it's not known at compile time.

إذا ما اعرف مكانه البروسس في المعوي ، لازم الكومبايلر يعمل Relocatable كود ويوطه
بالمعوي عند أي نقطة بداية وينقدر نطرحه من طريقه الاستعانة بادي النقطة .

- ③ Execution time : If the process can be moved during its execution from one memory segment to another, then binding must be delayed until run time.

إذا العملية بنقدر نقلها من مكانه الثاني أثناء عملية التنفيذ ، بتأخر حجز العنوايه لوقت التنفيذ .
أخر شيء لازم يكون موجود شيء في Base & limit register

* Multistep Processing of a User Program

في عدة خطوات تلتوا عليها حيث وقت أرمها (الرموزي القوي).

* Logical vs. Physical Address Space

تم ابلار الفرق بين Logical address space و Physical address space.

Question: What are the logical memory address and the physical memory address?

(Virtual Address) Logical Address: Addresses generated by the CPU
Physical Address: Addresses seen by the memory unit.
Same at: compile time and load time.
different at: execution time

- Logical address space: The set of all logical addresses generated by a program.
- Physical address space: The set of all physical addresses generated by a program.

* Memory-Management Unit (MMU)

Question: What is the MMU?

It's a hardware device that maps the logical address to physical address at run time.

- We consider a simple scheme where we have the value in the relocation register (The starting address of the process) then we add the value of this address to every address generated by the CPU.

To get the logical address we will add the logical address with the relocation address value and then the final value will be the physical address in the main memory.

الفكرة بسيطة انه يكون لنا ريجستر بنوع قيمته لقيمة الوبيكال أدريس
نطلع لها قيمة الفيزيكال أدريس

- Base register here called relocation register.
- User programs deals with logical addresses only.

* Dynamic relocation using a relocation register

- الروية هو مجموعة أكواد معينة لتنفيذ شفرة بيعة (بدا المثال الروية هو لأنه يتم إيجاد البين كمال أدرس)
- هذا الروية يوفر استخدام جيد للذاكرة حيث يتم استخدامه إلا إذا تم استعادته بالإضافة إلى أنه إذا صار غير مستخدم ~~في~~ ما يتم تحله بالذرة.
- ما يكون في حاجة لتصل النظام هو بس أوقات بساعة مظهره انزوية بالكتابة.

* Dynamic Linking

. Static linking: system libraries and program code combined by the loader into the binary program image.

. Dynamic linking: linking postponed until execution time.

الآن تلك لنكنغ بصرفه اللابريز جزمه ابنايزي كود و ما يكون في داي ننايزي كائن موجود به بالبرامج.

الآن لنكنغ بالكتابة فيه ما يكونه مربوطه مع البرنامج نفسه ويتم ربطها بس وقت تنفيذ البرنامج.

. Stub: small piece of code used to locate the appropriate memory-resident library routine.

وظيفة الstub اننا نلاقي فيه بقدر نلاقي هاي الكتابة يعني يكونه عندها معلومات عنها أو بتواصل مع الOS ونا يقب هاي الكتابة.

الstub بتدل حالها مع عنوان الروية بعينه بتفقه الروية، الOS بتأكله إذا الروية بالبريس ميموري أدرس وإذا ما كان موجود فيه.

. Dynamic linking is useful for libraries => Also known as shared libraries.

* Swapping

Swapping: process swapped out temporarily to backing a backing store, and then brought back into memory for continued execution

إذا صار في نص بالامة فها يتم عمل swap ويتم نقل البريس لـ backing store. نتم فله شوية ساعة زياره لأي سبب بعينه يرجع يرجع هاي البريس.

Backing store: Fast disk large enough to accommodate copies of all memory images for all users

عادةً البرنامج موجود جزئياً في الذاكرة قبل أن يتم استخدامه قبل نظام التشغيل
 عندما يتم تحميله، فإنه يوضع في الذاكرة كـ ready في Queue لكي يكون جاهزاً للتحميل
 بالذاكرة ما يتم + قوائم swapping كلاً ما يكون عبء إضافي على نظام التشغيل
 بحيث تنفذ البرامج في وقتها.

* Context Switch Time including Swapping

Context switch Time can be very high.

ex 100 MB process swapping with transfer rate of 50 MB/sec.

swap out time = 2000 ms = swap in time

$\Rightarrow$ Total context switch = swap in + swap out
 $= 4000 \text{ ms} = 4 \text{ sec}$!

It can be reduced by size of memory swapped

request - memory (C) } system
 release - memory (C) } calls

في كل مرة يتم swapping في كل الـ I/O device ما يتأخر عبء على الجهاز

Standard swapping not used in modern OSs.

* Swapping on Mobile Systems

بالعادة swapping مش موجود في الأجهزة الحديثة خاصة في الهواتف المحمولة.

تعتبر عمليات swapping على الذاكرة مشكلة في الذاكرة في حيز المعلومات الـ Read-only

في الذاكرة في حيز swapping في الذاكرة في حيز المعلومات الـ Read-only

في iOS و Android يدعوا الـ paging.

* Contiguous Allocation

في الذاكرة في حيز swapping في الذاكرة في حيز المعلومات الـ Read-only

Main Memory $\rightarrow$ User Processes (In high memory)
 $\rightarrow$ Resident OS (In low memory)

• Relocation registers used to protect user processes from each other, and from changing OS code and data.

• Base register $\Rightarrow$ Value of smallest physical address

• Limit register $\Rightarrow$ range of logical addresses must be less than the limit register)

• Memory-Management Unit maps logical addresses dynamically.

* Multiple-partition allocation

• Degree of multiprogramming limited by number of partitions

• Variable-partition sizes for efficiency.

• Hole : Block of available memory

• Operating system maintains information about:

1) Allocated partitions.

2) Free partitions.

* Dynamic Storage-Allocation Problem

• Question: How to solve the problem of dynamic storage allocation?

* First-fit

Allocate the first hole that is big enough.

* Best-fit

Allocate the smallest hole that is big enough.

$\Rightarrow$ must search entire list.

* Worst-fit

Allocate the largest hole

$\rightarrow$ must search entire list.

* Fragmentation

Question: What are types of fragmentation?


⇒ External Fragmentation: Total memory space exists to satisfy a request, but is not contiguous.

⇒ Internal Fragmentation: Allocated memory may be slightly larger than requested memory resulted in a size difference that is memory internal to a partition but is not used.

Question: How to reduce external fragmentation?

By Compaction: Shuffle memory contents to place all free memory together in one large block.

↳ possible if only relocation is dynamic & done in execution time.



* Segmentation (منظومة تقسيم الذاكرة)

Memory-management scheme that supports user view of memory.

← قسم الذاكرة إلى أجزاء (قطع) segments من حجم غير متساوي
أجزاء الذاكرة، كل جزء في الذاكرة ليس متساوي في الحجم.

* Segmentation Architecture (منظومة تقسيم الذاكرة)

• logical address consists of two tuple: $\langle \text{segment-number}, \text{offset} \rangle$.

• segment table: maps two-dimensional physical addresses; each table entry has: ① base: starting physical address where the segments reside in memory.

② limit: specifies the length of the segment

- **Segment-table base register (STBR)**: points to the segment table's location in memory. (يُشير إلى موقع الجدول الخاص بالقطع في الذاكرة)
 - **segment-table length register (SLR)**: indicates number of segments used by a program. (يُشير إلى عدد القطع المستخدمة في البرنامج)
- ← طبعاً كل القطع مخصصة للأشياء التي من صحتها توجبها على طريقتها وجوباً

* Paging


- الفكرة في paging أنه يمكن أن يكون للذاكرة الفيزيائية مساحة غير متصلة، فكلما كان البرنامج يحتاج إلى ذاكرة فيزيائية، يتم تخصيصها له من الأماكن المتاحة.
- **Physical address space** of a process can be noncontiguous; process is allocated physical memory whenever the latter is available.
- **Frames**: fixed-sized blocks caused by division physical memory. (Size is power of 2, between 512 bytes and 16 Mbytes)
- **Pages**: Blocks of same size caused by division logical memory.
- لا فرق بين إطار وبين كل الframes أي كما تقبلوا.
- To run a program of size N pages, need to find N free frames and load program.
- **Page table**: to translate logical to physical addresses.
- **Pages** (Buckling state) يكون موزعين.
- Still have internal fragmentation

* Address Translation Scheme

Address generated by CPU is divided into: **Page number (P)**

Page offset (d)

Page number is used as an index into page table which contains base address of each page in physical memory.





$$\text{space} = 2^m$$

$$\text{page size} = 2^n$$

Page offset: Combined with base address to define the physical memory address that is sent to the memory unit.

* Paging Hardware




* Paging Example

• Page size = 4 byte
= frame size

• memory size = 32 byte
= 8 pages

• Page = $\frac{\text{logical address}}{4}$

• offset = $\text{logical} \% 4$



ex Page size = 2048 bytes
 process size = 72766 bytes
 calculate the internal fragmentation.

$$\frac{\text{Process size}}{\text{Page size}} = 35 \text{ pages} + 1086 \text{ bytes}$$

$$\rightarrow \frac{72766}{2048} = (35,5302734 - 35) \times 2048$$

$$= 1086 \text{ bytes}$$

• Worst case fragmentation: ~~1 byte~~ frame size - 1 byte

• on average fragmentation: $\frac{1}{2}$ frame size

في أول الخانات مكانة نضع بها بايت واحد في Page table

* free frames

لازم البعج تيل يضل يحدد باختيار عشوائي frames الفاضلة والمفيدة

* Implementation of page table

• Page table is kept in main memory.

⇒ Page-table base register (PTBR): points to the page table

⇒ Page-table limit register (PTLR): indicates size of the page table

⇒ بهاد الفودج (Paging) لازمنا دهنوية للذاكرة (واحد عشوائي البعج تيل وواحد عشوائي الذاكرة) الاستمرارية، يعني أول مرة بروج يجب العزيم غير بعج بعد ما يجيبه بروج عشوائي يصف الذاكرة من نقطة فيها.

⇒ بدل ما بروج أكثر مرة للذاكرة فيكوني يكتف عدد السائلز، تم واجل.

Translation look-aside buffer associative memory

• The two memory access problem can be solved by the use of a special fast-lookup hardware cache called

associative memory or translation look-aside buffers (TLBs).

⇒ فكرهم انهم بيأخذوا جوده البعج تيل بملفهم منهم، ولما بروج في حاجة لطول بروج عليهم، اذا مالقيناها بنضطر بروج البعج تيل انفسنا ونجيب العزيم وهكذا.

* Translation Look-aside Buffer

TLB: a CPU cache that memory management hardware uses to improve virtual addresses speed translation

- Typically small: 64-1024 entries
- Some TLBs store address-space identifiers (ASIDs) in each TLB entry - uniquely identifies each process to provide address-space protection for that process.

في حالة TLB miss، نحتاج إلى البحث في الجدول الرئيسي للترجمة.

- TLB is associative - searched in parallel. البحث في وقت واحد

* Effective Access Time

- Hit ratio: percentage of times that a page number is found in the TLB.

عندما يكون Hit ratio = 80% ، فإن 80% من الصفحات موجودة في الـ TLB ، و 20% من الصفحات ليست في الـ TLB ، بل في الـ Main Memory.

ex Hit ratio = 80%

time to find in TLB = 10 ns

time to access memory = 20 ns

$$\begin{aligned} EAT &= (\alpha * \text{time to find in TLB}) + ((1-\alpha) * \text{time to access memory}) \\ &= (0.8 * 10) + (0.2 * 20) = 12 \text{ ns} \end{aligned}$$

* Memory Protection

- Implemented by associating protection bit with each frame to indicate if read-only or read-write access is allowed.
- Valid-Invalid bit attached to each entry in the page table.

(Valid bit)
Invalid bit

* Shared Pages

⇒ shared code


يتم في الصفحة للقراءة فقط يتم مشاركتها بين البروسيسز و هي مفيدة للتواصل بين البروسيسز بين بعضها (إذا كان جميع الكتابة عليها).

⇒ private code and data

كل بروسيس عندها نسخة خاصة منها من الكود والبيانات.

* Structure of the page table

⇒ إذا برنا نستخدم الطريقة العادية أي ذكرنا ما هي كونه جميع البتات كثير كثير
يعني لو شكلنا 32 بت لو شكلنا أدرس جيس و جميع كذا بيج و كيلو بايت
منح مضاعف تقريباً $\frac{2^{32}}{2^{12}} = 2^{20}$ مليون 2^{12} البتات



⇒ هنا طرحة أو تقنيات معينة مثل ترتيب البتات بطريقة معينة، ما جاكف

- Hierarchical Paging
- Hashed Page Tables
- Inverted Page Tables


* Hierarchical Page Tables

- Break up the logical address space into multiple page tables.
- A simple technique → two-level page table.
- Then page the page table.

⇒ بقسم البتات إلى أجزاء و طري الأجزاء بنعملها و نوزج بتات خاص فيها

* Two-level Paging Example

20-bit page number + 12-bit page offset



⇒ Known as forward-mapped page table

* 64-bit logical Address space


$$K = 2^{10}$$

$$M = 2^{20}$$

$$G = 2^{30}$$

برضوطريقة two-level Paging منه مقالة كثير، إذا كان حجم الـ page (البيج) 4KB

$2^{10} \times 4KB = \text{inner page entries}$



عنايه بنظم الموضوع شوي بنضيف كمان levels من الـ page table بي
مع تغيير نسبة الأكرس للمعموري عالية كمان ما زاد عدد الـ levels

* Hashed Page Tables

• Common in address spaces > 32 bits

• The virtual page number is hashed into a page table, this page table contains a chain of elements hashing to the same location.

• Each element contains: ① The virtual page number

② The value of the mapped page frame

③ Pointer to the next element

عنايه بنظم الموضوع شوي بنضيف كمان levels من الـ page table بي

* Inverted Page Table

بدلنا خط رقم الـ page بنظم الـ page number، ووجوا بنظم الـ page number، يكون هيك كمثل
مأخره للتخزين في الذاكرة، بس إذا بناتشوف رقم الـ page مع نخدم وقت طول
في العبن.

عنايه بنظم الموضوع شوي بنضيف كمان levels من الـ page table بي