

CH.9: Main Memory

إذا الكمبيوتر لا يقدر على الوصول إلى main memory إلا في المرة الأولى، فإنه إذا ثانية تدخل البرنامج بالـ CPU فلزم بذاته على main memory عادةً ثم على العجلات وتنفيذها باستثناء بعض المراحل.

* Background

- Program must be brought into **memory** and placed within a process for it to be run.
- CPU can access **registers & Main Memory** directly.
- Memory unit sees:
 - addresses.
 - Read requests & addresses.
 - data.
 - Write requests.
- Register access in **one CPU cycle or less**.
- Main memory takes **many cycles**, causing a **stall**.

إذا كان CPU يجد صعوبة في الوصول إلى main memory في كل دورة، فإنه يأخذ وقتاً إضافياً، مما يزيد من دورة CPU.
يحدث ذلك بسبب تأخير الوصول إلى main memory في الدورة الأولى، مما يتسبب في حركة الملاحة.
وهو ينبع من طول دورة main memory.

- Cache sits between main memory and CPU registers.

* Base and Limit Registers

لتحقيق ذلك، يجب أن يكون المدخلات مكتوبة في RAM كـ address، أي يجب أن يكون المدخلات مكتوبة في main memory، وهذا يعني أننا نحتاج إلى العناية بـ base register لبيان始地 (النقطة الأولى) التي نريد الوصول إليها، بالإضافة إلى limit register لبيان النهاية (النقطة الأخيرة).

- A pair of **Base and Limit Registers** define the logical address space.

• **Base Register:** Specifies the smallest legal physical memory address.

• **Limit Register:** Specifies the size of the range.

إذا بعدد اللوجينات أو المدخلات التي تم تعلمها من قبل OS (النهاية)،

فسيكون register هو أول عنوان (أولاً في الذاكرة) ثم ستكون المسافة بين العنوانين معرفة فيه.

أما الآلات register فهو بعدد كم المدخلات موجودة في الذاكرة - (النهاية - البداية).

إذا يحصل على أكثر المدخلات في الذاكرة، فسيكون register هو المسافة.

* Hardware Address Protection

كيف لا CPU يتأكد؟

يجبه الا درس تأكيد كل المبرمجة يساوي base و إذا لم يعط error ، إذا لم يتحقق كل المجموعات base، limit ، إذا لم يتحقق كل المجموعات limit ، إذا لم يتحقق كل المجموعات limit .

* Address Binding

انواع التحويل المعنوية ، في أكثر برامج معاصرة يتم تحفيظهم بنفس الوقت ،
ما يغير لحظة العنوانية أو البروس عذر كل مجوز أصلًا لبروس
ناتج ، بينما تغير قيم وبيت ملحوظ إلى الحالات ما يتم تحفيظها
بالعادة من 3 أنواع من العنوانات صيغة مختلفة وهي :

- ① Source code addresses (Variable names as example).
- ② Compile code addresses (Relocatable addresses) (تحتاج إلى ابصري)
- ③ Linker or loader addresses (Absolute addresses) (لا تحتاج إلى ابصري)

* Binding of Instructions and Data to Memory

Question: What are the different stages in which address binding can occur?

① Compile time : Absolute code can be generated If memory location known a priori.

إذا كان معروف المكان في المemory قبل كل شيء (أثناء عملية الcompilation) يتم حجز الواقع ،
طبعاً إذا المكان يظل متاح رغم التفاصيل البرنامج كافية.

② Load time : Relocatable code must be generated If it's not known at compile time.

إذا ما انقرض مكان البروس في المemory ، لازم الكومبایلر يعود ويجد المكان

الذي يحتوي على المكان المطلوب ، وينقل ترميزاته إلى المكان المطلوب.

③ Execution time : If the process can be moved during its execution from one memory segment to another, then binding must be delayed until run time.

إذا العلامة بناء على المكان الثاني أثناء التنفيذ ، بما في ذلك العنوان (فقط النفذ).

Base & limit registers

* Multistep Processing of a User Program

الخطوات المتعددة لمعالجة برنامج المستخدم

* Logical vs. Physical Address Space

المجال اللوجي (Logical address space) والمجال البدني (Physical address space)

Question: What are the logical memory address and the physical memory address?

- (Virtual Address) Logical Address: Addresses generated by the CPU
- Physical Address: Addresses seen by the memory unit.
- Same at: compile time and load time.
- different at: execution time

- Logical address space: The set of all logical addresses generated by a program.
- Physical address space: The set of all physical addresses generated by a program.

* Memory-Management Unit (MMU)

Question: What is the MMU?

It's a hardware device that maps the logical address to physical address at run time.

- We consider a simple scheme where we have the value in the relocation register (The starting address of the process). Then we add the value of this address to every address generated by the CPU.
- To get the logical address we will add the logical address with the relocation address value and then the final value will be the physical address in the main memory.

الفكرة هي أن يكون لها بروتوكول معين يسمى بـ relocation register، حيث يتم إضافة العنوان البدني إلى العنوان اللوجي

• Base register here called relocation register.

• User programs deals with logical addresses only.

* Dynamic relocation using a relocation register

الرويسي هو مجموعة أو كود معينة لتنفيذ تحمل بريطة (بعد النهاية الرويسي)
فهي تم إيجاد العنوان بالآدرس
هذا الرويسي يوفر تقدام جيد إلى الأركيباتم حتى أنه إذا تم تغيير بآدرس
إنه إذاً صار غير مفهوم ما يتم تحمله بالمرة.
لذا يمكن في نظام النظام فهو ليس أمنيات بل هو التزوج بالآكتاب.

* Dynamic Linking

• static linking: system libraries and program code combined by linking the loader into the binary program image.

• Dynamic linking: linking postponed until execution time.

الآن هناك نوعان من الربط حيث نجد أن البرنامج المبرمج لا يندرج

فهي موجودة بال برنامج.

الآن هناك نوعان من الربط فيه ما يذكر صريحة مع البرنامج نفسه ويتم تثبيتها بوقت

تنفيذ البرنامج.

• Stub: small piece of code used to locate the appropriate memory-resident library routine.

وظيفة stub (الStub) وهي بقدر ذاتي هي إيجاد الآكتابات

لها أو بتوافق مع (LD) عن طريق إيجاد الآكتابات.

الآن stub يتبع حالياً مع عوالم الرويسي بتحقيق الرويسي، (LD) بذلك فإذا

الرويسي بالرسالة معموري أدى، وإذا ما كان موجود بغيره.

• Dynamic linking is useful for libraries \Rightarrow Also known as shared libraries.

* Swapping

swapping: process swapped out temporarily to backing a backing store, and then brought back into memory for continued execution.

backings: swap file (swap file) ثم swap swap file (swap file) \Rightarrow إذا ما في swap file (swap file) ثم swap swap file (swap file)

Backing store: Fast disk large enough to accommodate copies

of all memory images for all users

عارة ابلاكنج سوينج مجزء من الاردوينو يتم قبل نظام التشغيل
عن طريق تحويل المهمة البرمجية الى ملء الذاكرة كمحرك لمحرك المهمة.
طبعاً يكون في ready list البرمجية المخوطة على ابلاكنج سير.
بالعادة ما يتم تفريغ المهام في على نظام التشغيل
ويختفي تفريغ المهام مع swaping.

* Context Switch Time including Swapping

• context switch time can be very high.

Ex 100 MB process swapping with transfer rate of 50 MB/sec.

$$\text{swap out time} = 2000 \text{ ms} = \text{swap in time}$$

$$\Rightarrow \text{Total context switch} = \text{swap in} + \text{swap out}$$

$$= 4000 \text{ ms} = \underline{\underline{4 \text{ sec}}} !$$

• It can be reduced by size of memory swapped

• request_memory() {
• release_memory() } System Calls

• I/O Device زر من كل ما يطلب من_swaping على المبارز

• Standard swapping not used in modern OS.

* Swapping on Mobile Systems

بالعادة المهمة التي يتم تغييرها لا تغيرها كل ملء الذاكرة محوّري

بعض عمليات تأمين كل ملء الذاكرة زر حفظ المعلومات الدينية

والذاكرة رجع كما هو الحال محوّري بذاته اذ اذ وعده طالبها لفترة انتظار


81 ms

. paging Android و iOS

* Contiguous Allocation

المهمة محوّري متبر حمل المهمة على ملء الذاكرة المحدود من المبرمج

يتطلب انتظار بـ كل مقال



- Relocation registers used to protect user processes from each other, and from changing OS code and data.
- Base register \Rightarrow Value of smallest physical address
- Limit register \Rightarrow range of logical addresses (must be less than the limit register)
- Memory-Management Unit maps logical addresses dynamically.

* Multiple-partition allocation

- Degree of multiprogramming limited by number of partitions
- Variable-partition sizes for efficiency.
- Hole: Block of available memory
- Operating System maintains information about:
 - Allocated partitions.
 - Free partitions.

* Dynamic Storage-Allocation Problem

هذا القسم من الأداء هو إنشاء وتحفيظ الذاكرة الفارغة التي تم تخصيصها لـ process.

Question: How to solve the problem of dynamic storage allocation?

* First-fit
 → Allocate the first hole that is big enough.

* Best-fit
 Allocate the smallest hole that is big enough.

→ must search entire list.

* Worst-fit
 Allocate the largest hole

→ must search entire list.

* Fragmentation: (أجزاء) where used and free blocks.

Question: What are types of fragmentation?


⇒ External Fragmentation: total memory space exists to satisfy a request, but is not contiguous.

⇒ Internal Fragmentation: Allocated memory may be slightly larger than requested memory resulted in a size difference that is memory internal to a partition but is not used.

Question: How to reduce external fragmentation?

By Compaction: shuffle memory contents to place all free memory together in one large block.

(possible if only relocation is dynamic & done in execution time.)



* Segmentation (جزء بالwhole view)

Memory-management scheme that supports user view of memory.

It splits logical memory into segments no note & limit

* Segmentation Architecture (المعمارية)

logical address consists of two tuple: <segment-number, offset>

segment table: maps two-dimensional physical addresses; each

table entry has: ① base: starting physical address where the segments reside in memory!

② limit: specifies the length of the segment to read and

- Segment-table base register (STBR) : points to the segment table's location in memory. (جداول المجلدات في الذاكرة)
 - Segment-table length register (STLR) : indicates number of segments used by a program. (يوضح عدد المجلدات المستخدمة في البرنامج)
- * Paging**

- Physical address space of a process can be noncontiguous; process is allocated physical memory whenever the latter is available.
- **Frames**: fixed-sized blocks caused by division physical memory (Size is power of 2, between 512 bytes and 16 MBs)
- **Pages**: Blocks of same size caused by division logical memory.


- To run a program of size N pages, need to find N free frames and load program.
- **Page Table**: to translate logical to physical addresses.

* Address Translation Scheme

Address generated by CPU is divided into: **Page number (P)**


Page offset (d)

Page number: used as an index into page table a page table which contains base address of each page in physical memory.




Page offset: combined with base address to define the physical memory address that is sent to the memory unit.

* Paging Hardware



الترجمة المترافقه بين الذاكرة логич. و الذاكرة الفيزي.



2 100

logical address

1 100

physical address


* Paging Example

. Page size = 4 byte $\leftarrow P=0$
= frame size

. memory size = 32 byte $\rightarrow P=1$
= 8 pages

. page = $\frac{\text{logical address}}{4} \quad P=2$

. offset = $\text{logical \% 4} \quad P=3$



Ex Page size = 2048 bytes
 process size = 72766 bytes
 calculate the internal fragmentation.

$$\frac{\text{Process size}}{\text{Page size}} = \frac{72766}{2048} = 35 \text{ pages} + 1086 \text{ bytes}$$

$$= (35, 5302734 - 35) * 2048$$

$$= 1086 \text{ bytes}$$

- Worst case fragmentation: ~~frame size - 1 byte~~
 - on average fragmentation: $\frac{1}{2}$ frame size
- فی أسوأ حالات بحث واحد في 1086 بايت واحد

* free frames

لأنه في كل بحث يجد بحثاً ثالثاً يعرف (الفاكسن والسترون)

* Implementation of page table

Page table is kept in main memory.

⇒ Page-table base register (PTBR) : points to the page table

⇒ Page-table limit register (PTLR) : indicates size of the page table

بيان الفوندج (Paging) يطلب دعوة للذاكرة (واحدة) ابراجيل واحد

في المرة الأولى ترتكبها، يعني أول مرة تدخل في بحث العزم عن بعض

بعض بحثها يتحقق الباقي في مرتين

بعد ما يتحقق الباقي في المرة الثانية، وليكون ذلك على درجة اسفل، ثم يجد

. Translation look-aside associative buffer + memory

The two memory access problems can be solved by the use

of a special fast-lookup hardware cache called

associative memory or translation look-aside buffers (TLBs).

فأولاً يتحقق بحثاً ثالثاً، ثالثاً يتحقق بحثاً ثالثاً، ثالثاً يتحقق بحثاً ثالثاً

فإذا طلبت ما يتحقق بحثاً ثالثاً، ثالثاً، ثالثاً

* Translation Look-aside Buffer

TLB: a CPU cache that memory management hardware uses to improve virtual addresses (speed) \rightarrow translation

- Typically small: 64-1024 entries
- Some TLBs store address-space identifiers (ASIDs) in each TLB entry - uniquely identifies each process to provide address-space protection for that process.
- ~~TLB جزوی از میکروپردازنده است که آدرس مجازی را ترجمه می کند~~
- TLB is associative-searched in parallel.

* Effective Access Time

Hit ratio: percentage of times that a page number is found in the TLB.
hit ratio: 80% \rightarrow time to access memory (Hit ratio) = 80%

ex Hit ratio = 80%

time to find in TLB = 10 ns

time to access memory = 20 ns

$$\begin{aligned} EAT &= (\alpha * \text{time to find in TLB}) + ((1-\alpha) * \text{time to access memory}) \\ &= (0.8 \times 10) + (0.2 \times 20) = 12 \text{ ns} \end{aligned}$$

* Memory Protection

- Implemented by associating protection bits with each frame to indicate if read-only or read-write access is allowed.

- Valid-Invalid bit attached to each entry in the page table.

(جائز)

غير جائز

Valid-Invalid bit is set when page fault occurs

Access permission bits are read-only, read-write, write-through, write-back

* Shared Pages

⇒ Shared code

يمكنه في المخزن المعاين فقط بقى ملائمه (غير من مساحة الوصول)
يسمى بـ بروسز (بالإنجليزية: Shared memory) (إذا كانت مساحة الوصول متسقة).

⇒ private code and data

كل بروسيس له مساحة خاصة به (كود وبيانات)

* Structure of the page table

إذا بنا نعم الطريقة الاعتيادية التي ذكرناها، فيكون حجم الجدول كبير جداً
يعنى لو مثلّ عنا 32 بت لوجيكال آدرس يعني حجم كل برج 4 جيجابايت
من خرج بحجم تقريراً $\frac{2^{32}}{2^{12}} = 4,096$ جيجابايت.



لذلك طرحت أشكال أخرى لحل مشكلة الحجم، منها:

- Hierarchical Page Tables
- Hashed Page Tables
- Inverted Page Tables

* Hierarchical Page Tables

Break up the logical address space into multiple page tables.


A simple technique → two-level page table.

then page + the page table.

أيضاً يمكن إنشاء 4 جداول، على كل جدول يحتوي على 8 جداول، على كل جدول يحتوي على 8 جداول، على كل جدول يحتوي على 8 جداول.

* Two-level Paging example

20-bit page number + 12-bit page offset



* 64-bit Logical Address space

4KB (2¹²) بحسب المفهوم المتعارف عليه، إذا كان مقدار الذاكرة كثير، فإن من الممكن إنشاء مقالة كبيرة، وهذا يفتح الباب لـ two-level Paging (الهجين بين طبقتين).

$2^{10} \times 4KB = 1$ inner page entries

P ₁	P ₂	...
----------------	----------------	-----

$$\begin{aligned} K &= 2^{10} \\ M &= 2^{20} \\ G &= 2^{30} \end{aligned}$$

ملاحظة: في هذا النوع من التجزئة، لا يوجد تجزئة ثالثة، حيث أن المدخلات في المدخلات الأولى هي المدخلات في المدخلات الثانية.

* Hashed Page Tables

- Common in address spaces > 32 bits
- The virtual page number is hashed into a page table, this page table contains a chain of elements hashing to the same location.
ملاحظة: كل عنصر في المدخلات الأولى يحتوي على سلسلة من العناصر التي تشير إلى المدخلات الثانية.
- Each element contains:
 - ① The virtual page number
 - ② The value of the mapped page frame
 - ③ Pointer to the next element

ملاحظة: كل عنصر في المدخلات الأولى يحتوي على سلسلة من العناصر التي تشير إلى المدخلات الثانية.

* Inverted Page Table

ملاحظة: كل عنصر في المدخلات الأولى يحتوي على سلسلة من العناصر التي تشير إلى المدخلات الثانية.