

Chapter "6" "Registers and Counters"

[6.1]

* CPU: Central processing:

Contains:

[1] ALU: Arithmetic logic unit (+ -)

[2] CU: Control Unit

[3] Register: memory, group of flip flops.

[1 Flip Flop $\rightarrow$ memory 1 bit $\rightarrow$ n bits $\rightarrow$ n -flipflops
2 Flip Flops $\rightarrow$ memory 2 bits.

* Counter: is a register goes through a predetermined sequence of state

هو عداد يمر بمسلسلة محددة • بين مسكن يبدأ ب 000 ثم
عندما تنتهي ال clock ينتقل للحالة الأخرى حسب السكون

* Clear = 1 $\rightarrow$ normal operation , $A_x = I_x$


clear = 0 $\rightarrow$ دأءاً $A_x = 0$ • يضل بحز مفعلة حتى

* parallel $\rightarrow$ ايض على ال circuit • يضل أكثر من bit بنوا

* serial $\rightarrow$ (يضل فقط bit واحد ثم يليه الثاني وهكذا)
(مثل مع بعض يدخلوا)

* آي آي يلقى بين لابل من 00000000 ال 11111111 هو P.S ، وأي شيء يزل أو يضاف هو
استبدال

* Load = 0, no change, $N.s = P.s, A(t) = A(t+1)$

$$A = I$$


if [clean = 0, load X $\rightarrow$ $A_0 = 0$
 , clk X $\rightarrow$ $A_1 = 0$
 $A_2 = 0$
 $A_3 = 0$

التفسير: إذا كانت قيمة ال clear = 0 ، لا نقوم بحملة ال load أو ال
 CLK وندخل قيم $A[0:3]$ تكون تساوي 0 .

∴ No change, $A(t) = A(t+1)$

التفسير: ال flip flop يضلّ بجاي الحالة مخزنه في نفس البتة الابتدائية
التي كانت عليها ، يعني لو كان ~~في~~ مخزنه 0000 يضلّ 0000 الى الابد

[3] clear = 1 , load = 1 $\rightarrow A = I$

التفسير: القيم التي تدخل في ال FlipFlop [قيم I] ستخرج منها قيم A. يعني A يتأخذ نفس قيمة I.

أو $00 = A_0 \leftarrow 00 = I_0$


$10 = A_1 \leftarrow 10 = I_1$ وهكذا ...

[6.2] Shift Registers (إزاحة bits)

* shift to the right


* Circuit

SI = 101101




* الأنظار إلى اللون الأخضر يمثّل حالة ال FlipFlop قبل دخول ال SI
 * Inicially (قيمة افتراضية) [نفسه أول bit واحد فقط كل مرة] $\rightarrow$ * serial input
 * تفسير الرسمة: لو دخل عندي Serial input مقدار 101101 مع أول ال D-FF
 الأول bit من ال D-FF ال ثاني (التي جنتها) ونحلّ مكانها (1) وهو أول bit في SI. وكذلك في ال DFF ال ثانية نحلّ مكانها ال bit الّي موجود في ال D-FF ال ثانية وهو 0. ثمّ نواصل ال bit الّي في ال DFF ال ثالثة ونطرح عن صيغة ال bit الّي في ال DFF ال رابعة. كلّ ال FF يتنقل ال bit الّي فيها إلى ال bit الّي قبلها الموجود في ال FF الّي قبلها.

* Serial Transfer From register A to register B.



* Initial value for register A is 0001 (قيمة افتراضية)

* Initial value for register B is 0000 (// //)



* لما نضرب ال clock :

وهذا المخرج يطرح على
Serial output


* بعد CLK4 وقفنا ، حيث خرجت القيمة الافتراضية من A و B
 * التفسير : لما كانت ال Initial Value ل register A = 0001 و ل B = 0000 ، ملاحظنا انه السهم الذي يطرح منه A راجع عليها
 * أساس ال Serial input ونحازه بروج نفسه ببدل S input على
 B من ال Shift to right مقدار 1 bit ، وبالتالي لما تنقل أول
 CLK راج تنقل ال (1) مرتين ، الأول مخرج على أول منزلة من اليسار
 ل A ، والباقي لأول منزلة من اليسار ل B ، وبالتالي الازدواج ال
 ينقسم بـ 10 أول منزلة من اليمين ل B تنقل على شكل SO
 من ال Serial output ومن ال CLK تنقل ال bits.
 تغير على ال CLK من ال bits.

*Timing Diagram

*Notes about clocks:

→ after 4 clks in the previous example, the register stopped.

التفسير عبطية ال Timing diagram




* ال shift control اعتبره X (بغني أي قيمة) و دخليه مع CLK external
AND GATE وبما انه ال shift control أنا بنسج فيه X بطني قيمة
تساوي 1 عينا بتكون ال CLK مشوية بعد ال bits ، يعني هو ال 4 bits
بنزول 4 clks ، والعروق بان ال CLK هي مستمرة و بتضل مشوية
للانوية مشوية دخليه مع AND مع ال shift control التي بتكون
قيمة (1) فتكون مع 4 clks أي عند 4 edges

$$0 \cdot X = 0$$

$$1 \cdot X = X$$

* Serial Addition:



* التفسير : لما تدخل أول قيمة لـ A التي هي 0001 وتدخل الـ k الـ (1) ، الـ (1) يروح على X ، ويكون B الـ = 0011 ، الـ (1) يروح لـ Y ، ويكون D-FF صي الـ 0 ، يروح على Z والـ FA يقوم بعملية الجمع ، لذلك يطبع عنـ Sum يروح يروح على A و Carry ينزل على D-FF ، أما B يدخل عليها الـ (1) التي هي من الـ initial value للـ serial input حين = 0001 ، وهذا حتى يأتي الـ clock .

$$\text{Register "A" + Register "B" = Register A + D}$$

Sum

↓

النتيجة من الجمع تروح على A

* الرسم الموجود في الـ لابتوب [سلايد رقم 15] : 4 bit Universal shift register :


* ملاحظ من الرسم إن الـ mux مرتبط بـ D-FF

* when $S_1 S_0 = 00 \rightarrow \text{input} = I_0 \rightarrow$ mux مرسوم صي


يقوم D-FF

لـ A مستخدم مع D-FF ملاحظ

$\therefore \text{input } I = A$: No change. (p.s = N.s)



* when $S_1 S_0 = 01 \rightarrow \text{input} = I_1 \rightarrow$ serial input



تصبح 1 1 0 1

* When $SS_0 = 10 \rightarrow I_2 = \text{input}$
 وهو نفس إزاحة للسبتر نفسه I، ويحدث قبل إزاحة للبيتم.

* when $SS_0 = 11 \rightarrow I_3 \text{ is the input}$

$I_3 I_2 I_1 I_0$ مضمون على I_3 بين Parallel load، يعني لو كانو اقيم Mux
 $1010 \rightarrow$ in the D-FF, will be 1010
 $D_3 D_2 D_1 D_0$

1010 out as reg as A

Counters



Synchronous



ال FF كلهم اليوم نفس ال CLK



Ripple:

asynchronous:

كل ال FF لها ال CLK

مختلفة، يعني

ما في CLK موحدة


كل ال FF

* Counters

ex:

up Counter: $000 \rightarrow 001 \rightarrow 010 \rightarrow 011$
 down Counter: $111 \rightarrow 110 \rightarrow 101 \rightarrow 100$

6.3 Ripple Counters: (Counters)



* أول سبيل انتقاله هو ال edge
 إذا انتقلت من 0 إلى 1 في 0 في توقيت ال CLK
 غير 0 No change
 1. T قيمة

T-FF { Q(t+1)
 0 } No change
 1 } Q'(t). [comp]

A₃ A₂ A₁ A₀

initial values 0 0 0 0

CLK 1 0 0 0 1

CLK 2 0 0 1 0

CLK 3

i

Reset

* التفسير: أول CLK، كانت الحالة الابتدائية لهم 0، وقيمة T هي 1 (مطلوب) ونما أنها (1) في ناقل ال comp إلى A₀ هو سبيل 1، وقيمة A₀ تنقل ال CLK ل T-FF (التي كانت 0) وها أنها كانت 0، وأصبحت 1 بعد ذلك تكون (1) وها (0) من توقيت ال CLK. هنا كل ال CLK، T = 1. A₀ = 1 في ناقل A₀ = 0، وها أصبحت 0 بعدا كانت (1) في توقيت ال CLK وتنقل إلى T-FF (التي كانت 0) وها أصبحت 1 في ناقل (A₁) فتصبح 1 فتكون A₁ قد تغيرت من 0 إلى 1. لا تنقل ال CLK وقيمة No change

رسمه ال D-FF (في الذاكرة).

* من الرسمه قيمة D هي قيمة A

$A_3 A_2 A_1 A_0$

0 0 0 0

CLK1) 0 0 0 1

CLK2) 0 0 1 0

D-FF

D | Q (t+1)

0 | 0

1 | 1

* التفسير: موضح أول (1) مستوى القيمة الابتدائية لـ A_0 ، هو

تساوي 0 ، وبما انه من الرسمه قيمة D هي A' ، قيمة D حقيقي

(0) أي $D=1$ ، وبما انه ان D تساوي قيمة P ، من رسمه قيمة A_0

بعد أول CLK = قيمة $D=1$ ، ولكن A_0 ما تغيرت من 1 إلى 0

لذلك انبقيات من A يكونوا قيمتهم نفسها (No change)

← في الدورة الثانية (CLK2) ، قيمة $A_0=1$ ، D صفر 0 ، وبالتالي

قيمة A_0 بعد لان CLK حقيقي 0 ، أي D ، وانتقلت من 1 إلى 0

في (0) ، وتصبح $A_1=1$ ، ولانها لم تتغير من 1 إلى 0 ، من توقف

ان CLK و A انبقيات باضوا نفس قيمتهم (اللي كانوا عليهم).

* بالرسمه مظهر JK دائما قسّمه الى JK

يكون القيمة التي تتقبل هي comp

J K | N.S

0 0 | No change CLK1) 0 0 0 1

0 1 | 0 ← عند CLK 0

1 0 | 1 CLK بعد أول CLK

1 1 | Complement CLK2) 0 0 1 0

← مظهر (1) لانها انتقلت ان CLK واعطيت comp لـ P.S

* لما أنت قيمة JK هي 11 من السؤال ، نـ S لـ comp لـ P.S حسب الجدول

* Synchronous Counters :

* slide 24

Synchronous → كل ال FF يعمل في آن واحد

أولاً فرقنا إذا Synchronous Ripple ، ثم مستوف إذا positive أو negative edge

* Count enable = 1 : في هذا الحالت [positive edge]

* الفرق بسيط : لما يكون ال Counter نوعه ripple ، كما أول استي ~~في~~ نسأله عنه هو قيمة ال CK ثم نجعلها عند قيمة K أو J أو D حسب ال FF بينما ال Synchronous مبدأ بالاول عند قيمة ال D أو J أو T

A ₃	A ₂	A ₁	A ₀	J	K	Q(t+1)
0	0	0	0	0	0	No Change
0	0	0	1	0	1	0
0	0	1	0	1	0	1
0	0	1	1	1	1	1

no change 0 0 0 1 → D Comp. ← (CK) 1 0 1 0 1 1

no change 0 0 1 0 → 1.1 = 1 (Comp) 1 1 1 1

Q(t)

عندما نشغل ال CK ، يدخل ال نبوت (1) في ال Counter و أول ال FF قاتت كلامه K و J قيمة 1 ، وحسب ال يكون المحرف ، بتكونه A₀ ، كبيرة (N_{is}) مسددة القيمة في قيمتها السابقة أي A₀ ستصبح = 0 = 1

ثم تنقل بنفس الطريقة قيمة A₀ ال السابقة إلى ال FF التالية ، [مناهضه لقيمة ال السابقة] من ال يبط ما تدق الساعة ، كلهم يستعملوا مع بعض

4-bit Binary up-down Counters. Slide 25

* up-down = 00

A_3	A_2	A_1	A_0
0	0	0	0
0	0	0	0

0] $\rightarrow T=0$ is NO change

T	(Q_{k+1})
0	No change
1	complement

طريقاً منتهياً على الفم البشري

* UP-down = 01

A_3	A_2	A_1	A_0
0	0	0	0

IDE in Comp

Diagram illustrating the effect of a change in the number of molecules on the equilibrium position:

The diagram shows a horizontal line with four vertical bars above it. An arrow points from the third bar to the second bar, labeled "No change".

* up-down = 11

A_3	A_2	A_1	A_0
0	0	0	0
0	0	0	1

* Slide 26

clear clock load count function

0 $\times$ $\times$ $\times$ clear to 0, $A_x = 0$

Load inputs (البيانات المدخلة)

Up Count

1 ↑ ○ ○ No change.

* clear = 0

Count, load, clock → don't care

← أي عندما يكون قيمة clear = 0 ، لا يهم قيمة باقي المدخلات غير الناتج يكون

* clear = 1 , load = 1

Count → don't care

← ~~هو~~ هو عندما ان Load = 1 دائماً الناتج يكون هو نفسه ال inputs
عند بروج بعض قيم ال inputs أنفسهم

* clear = 1 , Load = 0 , Count = 1

* don't care

← هو قيمة زيادة بمقدار (1) العدد الموجود ، يعني 0000 يصبح 0001

* clear = 1 , load = 0 , Count = 0

* don't care

← ما يصير تغيير ، N.S = P.S

* clear = 1 , Load = 1


if input = 0001 ، ~~0000~~ 0001

clear = 1 , load = 0 , Count = 1 → up Count


A₃ A₂ A₁ A₀

0 0 0 0

0 0 0 1



*BCD Counter:



* $\text{clear} = 0$, $\text{load} = 1$, $\text{count} = 0$:

$Q_3 = 0$, $Q_2 = 0$, $Q_1 = 0$, $Q_0 = 0$

* 0 = clear ال 0

* $\text{clear} = 1$, $\text{En} = 1$, $\text{load} = 0$, $\text{count} = 1$

الح تزايد (1) على ال 0

* في الرسمة سديد 27 :
~~Load~~ يدخل عند $(Q_3 - Q_0)$ ، طول ما هم قيصهم صفر ، بض
 ان $0 - \text{load}$ وبشي بض يزيد (أ) على كل حقة ، (ج) ما $Q_3 - Q_0 = 1$
 عنده يتوقف عند الزناد .

